特許
J-GLOBAL ID：200903037629711160

半導体装置及びその製造方法

発明者：
小田 典明

小田 典明 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-362853
公開番号（公開出願番号）：特開2001-176967
出願日： 1999年12月21日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 回路の誤動作がなく、配線容量の増加を防止して回路の高速化を達成可能な半導体装置及びその製造方法の提供。【解決手段】 絶縁層内に、配線の外表面全てを高融点金属窒化物で囲繞してなる配線層を、埋設してなる半導体装置及びその製造方法。
請求項（抜粋）：
基体上に形成された絶縁層中に、銅配線とこれを被覆する高融点金属窒化物の膜とを有する配線層を、埋設してなることを特徴とする半導体装置。
FI (2件)：
H01L 21/90 C ,  H01L 21/90 L
Fターム (23件)：
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033MM19 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR08 ,  5F033SS12 ,  5F033SS15 ,  5F033XX05 ,  5F033XX24
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM