半導体装置

発明者：
出願人/特許権者：
代理人 (2件)：北野好人 , 三村治彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-153313
公開番号（公開出願番号）：特開2005-340269
出願日： 2004年05月24日
公開日（公表日）： 2005年12月08日
要約：

【課題】CAMセルを形成するのに要するスペースを縮小し得る半導体装置を提供する。【解決手段】ゲート配線34aが直線状に形成されており、ゲート配線40dがゲート配線34aの延長線上に位置しており、ゲート配線40eがゲート配線40aとゲート配線40dとの間に位置しており、ゲート配線40bが直線状に形成されており、ゲート配線40cがゲート配線40bの延長線上に位置しており、ゲート配線40gが直線状に形成されており、ゲート配線40hがゲート配線40gの延長線上に位置しており、ゲート配線40fが直線状に形成されており、ゲート配線40iがゲート配線40fの延長線上に位置しており、ゲート配線40jがゲート配線40fとゲート配線40iとの間に位置している。このため、CAMセルを形成するのに要するスペースを極めて小さくすることができる。【選択図】図2

請求項（抜粋）：

第1のトランジスタと第2のトランジスタより成る第1のインバータと;第3のトランジスタと第4のトランジスタより成る第2のインバータと;前記第1のインバータと前記第2のインバータとにより構成された第1のフリップフロップ回路を制御する第5のトランジスタと;前記第1のフリップフロップ回路を制御する第6のトランジスタとを有する第1のメモリセルと、第7のトランジスタと第8のトランジスタより成る第3のインバータと;第9のトランジスタと第10のトランジスタより成る第4のインバータと;前記第3のインバータと前記第4のインバータとにより構成された第2のフリップフロップ回路を制御する第11のトランジスタと;前記第2のフリップフロップ回路を制御する第12のトランジスタとを有する第2のメモリセルと、前記第1のフリップフロップ回路に接続された第13のトランジスタと、前記第13のトランジスタに接続された第14のトランジスタと、前記第2のフリップフロップ回路に接続された第15のトランジスタと、前記第15のトランジスタに接続された第16のトランジスタとより成り、前記第1のメモリセルに書き込まれる情報と前記第2のメモリセルに書き込まれる情報とを比較し、比較結果に基づいた判定信号を出力する比較回路とを有する半導体装置であって、前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極とを含み、直線状に形成された第1のゲート配線と、前記第6のトランジスタのゲート電極を含み、前記第1のゲート配線の延長線上に位置する第2のゲート配線と、前記第1のゲート配線と前記第2のゲート配線との間に位置し、前記第14のトランジスタのゲート電極を含む第3のゲート配線と、前記第3のトランジスタのゲート電極と前記第4のトランジスタのゲート電極と前記第13のトランジスタのゲート電極とを含み、直線状に形成された第4のゲート配線と、前記第5のトランジスタのゲート電極を含み、前記第4のゲート配線の延長線上に位置する第5のゲート配線と、前記第9のトランジスタのゲート電極と第10のトランジスタのゲート電極と前記第15のトランジスタのゲート電極とを含み、直線状に形成された第6のゲート配線と、前記第11のトランジスタのゲート電極を含み、前記第6のゲート配線の延長線上に位置する第7のゲート配線と、前記第7のトランジスタのゲート電極と前記第8のトランジスタのゲート電極とを含み、直線状に形成された第8のゲート配線と、前記第12のトランジスタのゲート電極を含み、前記第8のゲート配線の延長線上に位置する第9のゲート配線と、前記第8のゲート配線と前記第9のゲート配線との間に位置し、前記第16のトランジスタのゲート電極を含む第10のゲート配線とを有することを特徴とする半導体装置。

IPC (8件)：

H01L21/8244 , G11C15/04 , H01L21/28 , H01L21/768 , H01L27/11 , H01L29/417 , H01L29/423 , H01L29/49

FI (7件)：

H01L27/10 381 , G11C15/04 Z , H01L21/28 301D , H01L21/28 301S , H01L29/50 M , H01L29/58 G , H01L21/90 C

Fターム (55件)：

4M104AA01 , 4M104BB14 , 4M104BB20 , 4M104CC01 , 4M104CC05 , 4M104DD04 , 4M104DD16 , 4M104DD37 , 4M104DD43 , 4M104DD84 , 4M104FF14 , 4M104FF18 , 4M104FF22 , 4M104GG16 , 5F033HH04 , 5F033HH25 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK03 , 5F033KK25 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033QQ09 , 5F033QQ37 , 5F033QQ48 , 5F033RR04 , 5F033SS11 , 5F033TT08 , 5F033VV16 , 5F083BS17 , 5F083BS23 , 5F083BS27 , 5F083BS46 , 5F083BS50 , 5F083GA09 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083LA01 , 5F083LA21 , 5F083MA01 , 5F083MA03 , 5F083MA05 , 5F083MA06 , 5F083MA19 , 5F083MA20 , 5F083NA01 , 5F083PR12 , 5F083PR21 , 5F083PR22 , 5F083PR36 , 5F083PR40

引用特許：

出願人引用 (3件)

米国特許第5,391,590号明細書
米国特許第6,400,592号明細書
半導体記憶装置
公報種別：公開公報出願番号：特願2001-310514 出願人：松下電器産業株式会社

審査官引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願2004-000316 出願人：株式会社日立製作所
3進内容参照可能メモリハーフセルおよび3進内容参照可能メモリセル
公報種別：公開公報出願番号：特願2002-100162 出願人：モサイド・テクノロジーズ・インコーポレイテッド
記憶データの読み出し方法および半導体記憶装置
公報種別：公開公報出願番号：特願2002-046046 出願人：ソニー株式会社

全件表示

前のページに戻る