特許
J-GLOBAL ID：200903037756139599

多電源半導体装置

発明者：
鈴木 数喜

鈴木 数喜 について

, 
廣藤 政則

廣藤 政則 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-147806
公開番号（公開出願番号）：特開2001-332692
出願日： 2000年05月19日
公開日（公表日）： 2001年11月30日
要約：
【要約】【課題】 半導体チップに混載するハードマクロの数が増えたとしても、サージ保護機能を果たす素子及び内部配線からなる保護手段がチップ面積を圧迫しないようにする。【解決手段】 半導体チップ10上には、内部ディジタル回路11と内部マクロ21A〜21Cとが配置されている。半導体チップ10上の周縁部には、アナログ回路等からなる内部マクロ21Aに電源電圧を供給するための第2の電源端子22Aと、内部マクロ21Aに接地電圧を供給するための第2の接地電源端子23Aと、内部マクロ21Aからの出力信号を外部に出力する入出力回路24A用のIOパッド25Aとが配置されている。半導体チップ10の主面における各入出力パッド12等の内側には、P型ウェル30Pが環状に設けられ、該P型ウェル30Pの内側に沿うようにN型ウェル30Nが環状に設けられている。
請求項（抜粋）：
半導体基板上に形成され、第1の回路ブロックと、前記第1の回路ブロックに電源電圧を供給するための第1の電源端子及び第1の接地電源端子と、少なくとも1つの第2の回路ブロックと、前記第2の回路ブロックに電源電圧を供給するための第2の電源端子及び第2の接地電源端子と、前記第1の回路ブロック若しくは前記第2の回路ブロックからの信号を受けるか、又は前記第1の回路ブロック若しくは前記第2の回路ブロックに対して信号を出力する周辺回路と、前記第1の電源端子と接続され、前記周辺回路に電源電圧を供給するための電源配線と、前記第1の接地電源端子と接続され、前記周辺回路に接地電圧を供給するための接地電源配線と、前記第1の電源端子、前記第1の接地電源端子、前記第2の電源端子及び前記第2の接地電源端子同士の間に、サージを短絡させるように設けられた電源間保護素子とを備え、前記電源配線は、前記半導体基板に設けられ前記周辺回路及び前記電源間保護素子を形成する環状の第1導電型ウェルの上に該第1導電型ウェルと電気的に接続されて配置され、前記接地電源配線は、前記半導体基板に設けられ前記周辺回路及び前記電源間保護素子を形成する環状の第2導電型ウェルの上に該第2導電型ウェルと電気的に接続されて配置されていることを特徴とする多電源半導体装置。
IPC (5件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/10 461
FI (6件)：
H01L 27/10 461 ,  H01L 27/04 H ,  H01L 27/04 D ,  H01L 27/08 321 F ,  H01L 27/08 321 H ,  H01L 27/08 321 K
Fターム (26件)：
5F038BE09 ,  5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038BH19 ,  5F038CD02 ,  5F038CD03 ,  5F038DF05 ,  5F038DF12 ,  5F038EZ20 ,  5F048AA01 ,  5F048AA02 ,  5F048AB01 ,  5F048AB03 ,  5F048AB04 ,  5F048AB06 ,  5F048AB07 ,  5F048AC03 ,  5F048BE03 ,  5F048CC06 ,  5F048CC09 ,  5F083GA09 ,  5F083LA17 ,  5F083LA18 ,  5F083LA21 ,  5F083ZA12
引用特許：
審査官引用 (7件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平7-151404   出願人：株式会社日立製作所, 株式会社日立マイコンシステム
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平4-289968   出願人：三菱電機株式会社
  • マスタスライス方式半導体集積回路装置
    公報種別：公開公報   出願番号：特願平4-152131   出願人：三菱電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM