半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：稲垣清
公報種別：公開公報
出願番号（国際出願番号）：特願2006-202143
公開番号（公開出願番号）：特開2008-028324
出願日： 2006年07月25日
公開日（公表日）： 2008年02月07日
要約：

【課題】マスク数を増やすことなく、PMOSトランジスタのソース/ドレイン拡散層内にSiGe層を形成することで、PMOSトランジスタのオン電流を向上する。【解決手段】選択成長層15が表面に形成されたPMOSトランジスタのシリコン基板11内のソース/ドレイン拡散層上に、PMOS用コンタクトホール20を形成する。この際に、コンタクトホール20がシリコン基板11のソース/ドレイン拡散層内に届くようにエッチングする。コンタクトホール20内の拡散層上及び選択成長層15の側面にGeを選択成長し、熱処理よりSiGe層24とする。NMOSトランジスタのコンタクトホール25を選択成長層16に達するように形成する。コンタクトホール20、25内のSiGe層24及び選択成長層16上にコンタクトプラグ30を形成する。【選択図】図11

請求項（抜粋）：

シリコン基板上に形成されるPMOSトランジスタと、該PMOSトランジスタを覆う層間絶縁膜とを有する半導体装置において、前記層間絶縁膜を貫通し、前記PMOSトランジスタのソース/ドレイン拡散層に達するPMOS用コンタクトホールと、前記PMOS用コンタクトホールの内部に形成され、前記PMOSトランジスタのソース/ドレイン拡散層内に底部を有するゲルマニウム・シリサイド(SiGe)層と、前記PMOS用コンタクトホール内で前記SiGe層に接するコンタクトプラグとを備えることを特徴とする半導体装置。

IPC (9件)：

H01L 29/78 , H01L 21/823 , H01L 27/088 , H01L 27/092 , H01L 21/824 , H01L 27/108 , H01L 29/417 , H01L 21/768 , H01L 23/522

FI (10件)：

H01L29/78 301S , H01L27/08 102B , H01L27/08 321E , H01L29/78 301X , H01L27/10 671Z , H01L27/10 681Z , H01L29/50 M , H01L21/90 D , H01L27/08 102D , H01L27/08 321F

Fターム (107件)：

4M104AA01 , 4M104BB20 , 4M104BB21 , 4M104BB25 , 4M104CC01 , 4M104DD06 , 4M104DD21 , 4M104DD26 , 4M104DD43 , 4M104DD78 , 4M104DD83 , 4M104DD84 , 4M104FF18 , 4M104FF22 , 4M104FF27 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104GG16 , 4M104HH15 , 5F033JJ03 , 5F033JJ19 , 5F033JJ25 , 5F033JJ27 , 5F033JJ33 , 5F033KK01 , 5F033NN03 , 5F033NN06 , 5F033NN07 , 5F033NN13 , 5F033NN33 , 5F033PP06 , 5F033QQ37 , 5F033QQ58 , 5F033QQ65 , 5F033QQ70 , 5F033QQ73 , 5F033VV16 , 5F033XX09 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048AC03 , 5F048AC10 , 5F048BA01 , 5F048BC01 , 5F048BC06 , 5F048BC15 , 5F048BC18 , 5F048BE03 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BF15 , 5F048BF16 , 5F048BF17 , 5F048BG13 , 5F048DA23 , 5F083AD10 , 5F083LA12 , 5F083LA16 , 5F083LA21 , 5F083MA01 , 5F083MA02 , 5F083MA04 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083NA01 , 5F083NA08 , 5F083PR29 , 5F083ZA02 , 5F083ZA06 , 5F140AA00 , 5F140AA10 , 5F140AB03 , 5F140AC01 , 5F140AC28 , 5F140AC32 , 5F140BA01 , 5F140BF22 , 5F140BF28 , 5F140BF51 , 5F140BF58 , 5F140BF60 , 5F140BG08 , 5F140BG46 , 5F140BH06 , 5F140BH07 , 5F140BH08 , 5F140BH19 , 5F140BH27 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ27 , 5F140BJ28 , 5F140BK11 , 5F140BK14 , 5F140BK18 , 5F140BK26 , 5F140BK30 , 5F140BK34 , 5F140BK39 , 5F140CB04 , 5F140CF04 , 5F140CF05

引用特許：

出願人引用 (1件)

DRAMメモリセルの製造方法
公報種別：公開公報出願番号：特願平4-217636 出願人：新日本製鐵株式会社

審査官引用 (7件)

特開平3-034571
MOS電界効果トランジスタとその製造方法
公報種別：公開公報出願番号：特願2004-114982 出願人：三菱電機株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平3-345630 出願人：株式会社東芝

全件表示

前のページに戻る