特許

J-GLOBAL ID：200903037832602856

半導体装置の製造方法および基板処理装置

発明者： 山崎 裕久 ,  野田 孝暁
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 和泉 良彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-268265
公開番号（公開出願番号）：特開2003-077845
出願日： 2001年09月05日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】減圧CVD装置におけるボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する半導体装置の製造方法および基板処理装置において、良好なボロン濃度均一性の実現をを可能とする半導体装置の製造方法および基板処理装置を提供すること。【解決手段】ヒータ6によって加熱された反応炉11内のボート3に搭載されたウェハ4に、減圧下、モノシラン(SiH4)とモノゲルマン(GeH4)とドーピングガスとを作用させて、ウェハ4の表面にボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する半導体装置の製造方法および基板処理装置において、前記ドーピングガスとして三塩化ホウ素(BCl3)を用いることを特徴とする半導体装置の製造方法および基板処理装置を構成する。

請求項（抜粋）：

反応ガスとしてモノシランとモノゲルマンとを使用し、反応炉内において、減圧CVD法により、基板上にボロンドープポリシリコンゲルマニウムまたはボロンドープアモルファスシリコンゲルマニウムを成膜する半導体装置の製造方法において、ドーピングガスとして三塩化ホウ素を用いることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/205 ,  C23C 16/42

FI (2件)：

H01L 21/205 ,  C23C 16/42

Fターム (24件)：

4K030AA03 ,  4K030AA05 ,  4K030AA06 ,  4K030AA20 ,  4K030BA48 ,  4K030BB03 ,  4K030BB05 ,  4K030CA04 ,  4K030CA12 ,  4K030EA06 ,  4K030JA09 ,  5F045AA06 ,  5F045AB01 ,  5F045AC01 ,  5F045AC03 ,  5F045AC19 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AE17 ,  5F045AE19 ,  5F045BB04 ,  5F045EE15 ,  5F045EF08

引用特許：

審査官引用 (4件)

• 半導体薄膜形成方法
  公報種別：公開公報   出願番号：特願平6-277454   出願人：日本電気株式会社
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願平7-084501   出願人：株式会社東芝
• 堆積膜形成方法
  公報種別：公開公報   出願番号：特願平3-184158   出願人：キヤノン株式会社
• 成膜方法
  公報種別：公開公報   出願番号：特願平4-038787   出願人：株式会社東芝, 東京エレクトロン株式会社, 東京エレクトロン東北株式会社