特許
J-GLOBAL ID：200903038060991696
メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大石 皓一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-204166
公開番号（公開出願番号）：特開2003-015946
出願日： 2001年07月05日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 フラッシュメモリに対する一連のデータ書き込み処理をより高速に行うことができるメモリコントローラを提供する。【解決手段】 複数の物理ブロックを複数のゾーンに分類する手段と、各ゾーンに含まれる複数の物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、隣り合うホストアドレスを仮想ブロック内において互いに異なる物理ブロックに割り当てる手段とを備え、割り当てる手段が、論理ブロック空間から仮想ブロック空間への変換を行う第1の変換手段と、仮想ブロック空間から物理アドレス空間への変換を行う第2の変換手段と、物理アドレス空間から物理ブロック空間への変換を行う第3の変換手段とを有している。
請求項（抜粋）：
ホストコンピュータより供給されるホストアドレスに基づいて、複数の物理ブロックからなるメモリにアクセスするメモリコントローラであって、前記複数の物理ブロックを複数のゾーンに分類する手段と、前記各ゾーンに含まれる複数の物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、隣り合うホストアドレスを前記仮想ブロック内において互いに異なる物理ブロックに割り当てる手段とを備え、前記割り当てる手段が、前記ホストアドレスに対応する論理ブロック空間から前記仮想ブロックのアドレスに対応する仮想ブロック空間への変換を行う第1の変換手段と、前記仮想ブロック空間から前記各ゾーンに含まれる各物理ブロックに対して一意の物理アドレスが割り当てられた物理アドレス空間への変換を行う第2の変換手段と、前記物理アドレス空間から内部アドレスに対応する物理ブロック空間への変換を行う第3の変換手段とを有していることを特徴とするメモリコントローラ。
IPC (4件)：
G06F 12/02 570
, G06F 12/00 597
, G06F 12/06 523
, G11C 17/00
G06F 12/02 570 A
, G06F 12/00 597 U
, G06F 12/06 523 C
, G11C 17/00 E
5B003AA05
, 5B003AB05
, 5B003AC04
, 5B003AC05
, 5B003AC07
, 5B003AD03
, 5B003AD08
, 5B060BA13
, 5B060CA15
