特許
J-GLOBAL ID：200903038148734855
液晶表示装置
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-154870
公開番号（公開出願番号）：特開2000-347627
出願日： 1999年06月02日
公開日（公表日）： 2000年12月15日
要約：
【要約】【課題】 電源オフ時に各画素の電界のばらつきをなくし、画面の乱れを防止する。【解決手段】 DCGオン時には、各CMOS型FET80は順次オンし、各CMOS型FET90は一斉にオフとなる。したがって、全てのデータライン20には、外部からのビデオ信号が供給される。また、スキャンライン30は、1ライン毎に順次オンしていき、通常の表示動作が実行される。次に、DCGオフ時には、各CMOS型FET80は一斉にオフし、各CMOS型FET90は一斉にオンとなる。したがって、全てのデータライン20に対して外部からのビデオ信号は完全に遮断され、代わりに共通信号(Vcom)が供給される。また、ゲートライン30も全てオンする。これにより、全画素の電位差がなくなり、電源オフ時の画像の乱れも解消できる。
請求項（抜粋）：
液晶画素に対応して複数の画素駆動素子をマトリクス状に配置するとともに、垂直走査方向に配置された各画素駆動素子に接続される複数のデータラインと、水平走査方向に配置された各画素駆動素子に接続される複数のスキャンラインとを有し、前記スキャンラインに順次垂直同期信号を供給するとともに、前記データラインにビデオ信号を供給することにより、前記画素駆動素子を駆動して液晶画素を制御する液晶表示装置において、前記データラインの全てのラインに共通信号を供給するとともに、前記スキャンラインの全てのラインを一括してオンする一括制御手段を有し、電源オフの直前に、前記一括制御手段によって各画素に対応する画素駆動素子の電位を共通に制御する、ことを特徴とする液晶表示装置。
IPC (3件)：
G09G 3/36
, G02F 1/133 550
, G09G 3/20 612
G09G 3/36
, G02F 1/133 550
, G09G 3/20 612 G
2H093NA16
, 2H093NA43
, 2H093NC10
, 2H093NC12
, 2H093ND05
, 2H093ND35
, 5C006AA01
, 5C006AA02
, 5C006AA11
, 5C006AC24
, 5C006AF59
, 5C006AF67
, 5C006BB16
, 5C006BC03
, 5C006BC11
, 5C006BF26
, 5C006BF34
, 5C006FA22
, 5C080AA10
, 5C080BB05
, 5C080DD01
, 5C080DD30
, 5C080EE26
, 5C080FF11
, 5C080GG02
, 5C080GG12
, 5C080JJ02
, 5C080JJ03
