特許
J-GLOBAL ID：200903038411468170

半導体レーザの製造方法

発明者：
辻 正芳

辻 正芳 について

, 
岩田 普

岩田 普 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-358036
公開番号（公開出願番号）：特開2001-177183
出願日： 1999年12月16日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 選択成長埋め込み型半導体レーザのプロセス工程の簡略化、簡便化を図り、歩留まりの高い半導体レーザの製造方法を提供する。【解決手段】 n型GaAs基板1上に、n型クラッド層2、InGaAsを含むSCH層3、p型クラッド層4、GaAs層5、AlGaAs層6を順次選択成長し、次に、該DH選択成長に用いたSiO2マスク7を除去した後、メサ頂上部に形成された該AlGaAs層6を水蒸気酸化法により酸化させる。この酸化AlGaAs層8を用いて、埋め込み成長層9を形成する。
請求項（抜粋）：
GaAs基板上に、Al<SB>x</SB>Ga<SB>y</SB>In<SB>1-x-y</SB>As量子井戸層(但し、0≦x<1, 0<y, 1-x-y<1)を含む活性層と、該活性層を挟むようにクラッド層を配した、ダブルへテロ構造を選択成長させ、次に前記ダブルヘテロ構造を埋め込む光半導体素子の製造方法において、その埋め込み工程が、(1)前記ダブルヘテロ構造の最上部に形成されたAl<SB>u</SB>Ga<SB>1-u</SB>Asを酸化させる工程と、(2)その酸化させたAl<SB>u</SB>Ga<SB>1-u</SB>As層(但し、0<u≦1)をマスクとして、選択的な埋め込み成長を行う工程と、を含むことを特徴とする半導体レーザの製造方法。
Fターム (6件)：
5F073AA22 ,  5F073AA45 ,  5F073AA51 ,  5F073CA07 ,  5F073CA15 ,  5F073DA27
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM