キャッシュシステムおよびキャッシュメモリの作動方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-019729
公開番号（公開出願番号）：特開平10-232839
出願日： 1998年01月30日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】予測不可能な処理を取り除き、あるいは減少させるキャッシュシステムを提供し、より大きな予測可能性のあるキャッシング動作を提供すること。【解決手段】コンピュータのプロセッサ2と主メモリ6との間に接続されるキャッシュシステムは一連のキャッシュ区分を有するキャッシュメモリ22を含んでいる。各キャッシュ区分は、プロセッサ2による使用のために主メモリ6からフェッチされる項目を保持するアドレス指定可能な複数の記憶位置を有する。キャッシュシステムは、主メモリ6から項目をフェッチし、主メモリ6の項目のアドレスによって決まるキャッシュ区分のアドレス指定可能な記憶位置の中の一つのキャッシュメモリに項目をロードするように構成されたキャッシュ取り替えエンジン30も含んでいる。これは、項目がロードされべき1つあるいはそれ以上のキャッシュ区分を識別する多ビット区分表示子をキャッシュされる項目のアドレスと関連して保持するキャッシュ区分アクセステーブルによって得られる。

請求項（抜粋）：

コンピュータのプロセッサと主メモリとの間で作動するキャッシュシステムにおいて、それぞれ前記プロセッサによって使用するために前記主メモリからフェッチされる項目を保持するアドレス指定可能な複数の記憶位置を有する一連のキャッシュ区分を有するキャッシュメモリと、前記主メモリから項目をフェッチし、前記アドレス指定可能な記憶位置のキャッシュメモリにロードするように構成されたキャッシュ取り替え機構と、どのキャッシュ区分に前記項目をロードできるかを識別するそれぞれの多ビット区分表示子をキャッシュされるように項目のアドレスと関連して保持するキャッシュ区分アクセステーブルとを備え、前記キャッシュ取り替え機構が、前記主メモリの前記項目のアドレスに応じて1つあるいはそれ以上の前記キャッシュ区分を前記主メモリからフェッチされる各前記項目に割り当てるように作動可能であることを特徴とするキャッシュシステム。

IPC (2件)：

G06F 12/12 , G06F 12/10

FI (2件)：

G06F 12/12 A , G06F 12/10 A

引用特許：

審査官引用 (14件)

特開平4-100158
特開平2-123437
特開平4-049446

全件表示

前のページに戻る