特許
J-GLOBAL ID：200903038598987591

キャッシュコントローラ及びコンピュータシステム

発明者：
小柳 勝

小柳 勝 について

, 
山根 悌典

山根 悌典 について

, 
明石 英也

明石 英也 について

, 
對馬 雄次

對馬 雄次 について

, 
榊原 忠幸

榊原 忠幸 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 鈴木 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平11-236443
公開番号（公開出願番号）：特開2001-060169
出願日： 1999年08月24日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】 キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。【解決手段】 キャッシュコントローラ102は、あらかじめプリフェッチのブロックサイズとストライド値の変数を格納する手段107,108、プロセッサ101から主記憶103に対するアクセス要求と前記変数を基に一つあるいは複数のプリフェッチ要求を生成する手段109と、前記生成したプリフェッチ要求を基に主記憶103からデータを読み出してキャッシュメモリ104に書き込む手段106を具備する。
請求項（抜粋）：
プロセッサと主記憶の間にキャッシュメモリを有するコンピュータシステムにおけるキャッシュコントローラであって、プリフェッチのブロックサイズとストライド値からなる変数を格納する手段と、主記憶に対するアクセス要求と前記変数をもとに一つあるいは複数のプリフェッチ要求を生成する手段と、前記生成したプリフェッチ要求をもとに主記憶からデータを読み出してキャッシュメモリに書き込む手段とを有することを特徴とするキャッシュコントローラ。
Fターム (3件)：
5B005JJ13 ,  5B005MM01 ,  5B005NN22
引用特許：
審査官引用 (22件)
全件表示

前のページに戻る

TOP

BOTTOM