特許
J-GLOBAL ID：200903038738484722
ヘテロ接合電界効果トランジスタの製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2005-085541
公開番号（公開出願番号）：特開2005-252276
出願日： 2005年03月24日
公開日（公表日）： 2005年09月15日
要約：
【課題】 マイクロ波からミリ波領域で動作する発振器やパワーアンプに用いるヘテロ接合電界効果トランジスタの製造方法に関し、高い素子耐圧を有し、かつ、動作時の直列抵抗の小さいヘテロ接合電界効果トランジスタの製造方法を提供する。【解決手段】 障壁層とコンタクト層との間に複数の層からなる目空き層を形成し、目空き層の最下層である目空き層下層を残してそれより上の目空き層およびコンタクト層を選択リセスエッチングし、その溝の底部に、該溝の内側壁と間隔を空けてゲート金属を設け、該ゲート金属を熱拡散によって前記目空き層下層に埋め込むことによって下部が目空き層下層に埋め込まれたゲート電極を形成する。このとき、目空き層下層のキャリア濃度に対して、目空き層の他の層のキャリア濃度を1/3倍から3倍の範囲にする。【選択図】 図1
請求項（抜粋）：
下から順に形成された障壁層、最下層の目空き層下層を含む複数の層からなる目空き層、コンタクト層のうち、前記目空き層下層を残してそれより上の目空き層およびコンタクト層を選択リセスエッチングする工程と、
前記選択リセスエッチングによってできた溝の底部に、該溝の内側壁と間隔を空けてゲート金属を設ける工程と、
前記ゲート金属を熱拡散によって前記目空き層下層に埋め込むことによって下部が目空き層下層に埋め込まれたゲート電極を形成する工程と、
を有するヘテロ接合電界効果トランジスタの製造方法であって、
前記目空き層下層のキャリア濃度に対して、前記目空き層の他の層のキャリア濃度を1/3倍から3倍の範囲とすることを特徴とする、ヘテロ接合電界効果トランジスタの製造方法。
IPC (2件)：
FI (1件)：
Fターム (19件)：
5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102GJ06
, 5F102GK04
, 5F102GK05
, 5F102GL04
, 5F102GL05
, 5F102GM04
, 5F102GM06
, 5F102GM07
, 5F102GN05
, 5F102GR04
, 5F102GT03
, 5F102GT05
, 5F102HC01
, 5F102HC15
