半導体装置

発明者： , ,
出願人/特許権者：
代理人 (2件)：矢作和行 , 野々部泰平
公報種別：公開公報
出願番号（国際出願番号）：特願2006-197097
公開番号（公開出願番号）：特開2007-266561
出願日： 2006年07月19日
公開日（公表日）： 2007年10月11日
要約：

【課題】必要とするDC耐圧を確保することができると共に、出力側で発生したdV/dtサージによる電位の偏りを抑制し、サージによって回路破壊することのない半導体装置を提供する。【解決手段】第1絶縁分離トレンチZ1により絶縁分離されたMOSトランジスタ11tが形成され、第2絶縁分離トレンチZ2が、n重(n≧2)に形成され、n個の各フィールド領域F1〜Fnに、MOSトランジスタ11tが、それぞれ一個ずつ配置され、n個のMOSトランジスタ11tが、グランド(GND)電位と所定の電源電位との間で、順次直列接続されてなり、第n段MOSトランジスタの電源電位側の端子と出力抵抗Routの間から、出力が取り出される半導体装置12であって、最内周の第2絶縁分離トレンチZ2により囲まれたフィールド領域F6の電位が、電源電位に固定されてなる半導体装置12とする。【選択図】図1

請求項（抜粋）：

埋め込み酸化膜を有するSOI基板のSOI層に、前記埋め込み酸化膜に達する第1絶縁分離トレンチにより取り囲まれて、絶縁分離されたMOSトランジスタが形成され、前記埋め込み酸化膜に達する第2絶縁分離トレンチが、n重(n≧2)に形成され、前記n重の第2絶縁分離トレンチにより囲まれた、n個のSOI層からなる各フィールド領域に、前記第1絶縁分離トレンチにより絶縁分離されたMOSトランジスタが、それぞれ一個ずつ配置され、前記n個のMOSトランジスタが、グランド(GND)電位と所定の電源電位との間で、前記n重の第2絶縁分離トレンチの外周側をGND電位側の第1段、内周側を電源電位側の第n段として、順次直列接続されてなり、前記第1段MOSトランジスタにおけるゲート端子を入力端子とし、前記第n段MOSトランジスタと前記電源電位の間に出力抵抗が接続され、前記第n段MOSトランジスタの電源電位側の端子と前記出力抵抗の間から、出力が取り出される半導体装置であって、最内周の前記第2絶縁分離トレンチにより囲まれたフィールド領域の電位が、前記電源電位に固定されてなることを特徴とする半導体装置。

IPC (8件)：

H01L 29/786 , H01L 21/823 , H01L 27/088 , H01L 27/08 , H01L 21/762 , H01L 21/76 , H01L 21/822 , H01L 27/04

FI (9件)：

H01L29/78 621 , H01L27/08 102A , H01L27/08 331A , H01L27/08 331E , H01L29/78 613Z , H01L29/78 626C , H01L21/76 D , H01L21/76 L , H01L27/04 G

Fターム (62件)：

5F032AA06 , 5F032AA09 , 5F032AA10 , 5F032AA34 , 5F032BA08 , 5F032CA09 , 5F032CA17 , 5F032CA24 , 5F032DA24 , 5F032DA28 , 5F032DA33 , 5F032DA53 , 5F032DA71 , 5F038BB05 , 5F038BH02 , 5F038BH03 , 5F038BH15 , 5F038CA02 , 5F038CA05 , 5F038CA09 , 5F038CA10 , 5F038CD02 , 5F038CD04 , 5F038DF01 , 5F038EZ06 , 5F038EZ20 , 5F048AA04 , 5F048AA05 , 5F048AC01 , 5F048AC06 , 5F048AC07 , 5F048AC10 , 5F048BA16 , 5F048BB16 , 5F048BB20 , 5F048BC03 , 5F048BC06 , 5F048BC07 , 5F048BC18 , 5F048BE09 , 5F048BG07 , 5F048BG13 , 5F110AA13 , 5F110AA21 , 5F110BB12 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD05 , 5F110DD12 , 5F110DD13 , 5F110DD21 , 5F110DD24 , 5F110EE24 , 5F110HM04 , 5F110HM12 , 5F110NN62 , 5F110NN65 , 5F110QQ16 , 5F110QQ17

引用特許：

出願人引用 (6件)

特許第3384399号公報
高耐圧増幅装置
公報種別：公開公報出願番号：特願平10-233578 出願人：株式会社エヌエフ回路設計ブロック
半導体装置
公報種別：公開公報出願番号：特願平11-025410 出願人：株式会社デンソー

全件表示

審査官引用 (5件)

高耐圧増幅装置
公報種別：公開公報出願番号：特願平10-233578 出願人：株式会社エヌエフ回路設計ブロック
半導体装置
公報種別：公開公報出願番号：特願平11-025410 出願人：株式会社デンソー
半導体デバイスおよび半導体デバイスを形成する方法
公報種別：公表公報出願番号：特願2002-529813 出願人：ケンブリッジセミコンダクターリミテッド

全件表示

前のページに戻る