特許
J-GLOBAL ID:200903039663668489

電子部品実装方法及び装置、電子部品実装システム、電子部品実装データ作成方法、実装データ作成装置、並びにこれに用いるプログラム

発明者:
出願人/特許権者:
代理人 (1件): 小栗 昌平 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-062227
公開番号(公開出願番号):特開2002-271096
出願日: 2001年03月06日
公開日(公表日): 2002年09月20日
要約:
【要約】【課題】 電子部品の実装間隔が狭い場合でもセルフアライメント効果が有効に活用できる電子部品の実装方法を提供する。【解決手段】 ランドの形成された回路基板にクリーム半田を印刷して電子部品を実装する際に、回路基板のクリーム半田の印刷位置を検出し、このクリーム半田の印刷位置を基準として電子部品を実装する。
請求項(抜粋):
ランドの形成された回路基板にクリーム半田を印刷して電子部品を実装する電子部品実装方法であって、前記回路基板のクリーム半田の印刷位置を検出する印刷位置検出工程と、前記電子部品を前記クリーム半田の印刷位置を基準として実装する実装工程とを有することを特徴とする電子部品実装方法。
FI (2件):
H05K 13/04 B ,  H05K 13/04 M
Fターム (23件):
5E313AA03 ,  5E313AA11 ,  5E313AA15 ,  5E313AA18 ,  5E313AA23 ,  5E313CC04 ,  5E313CC05 ,  5E313DD02 ,  5E313DD03 ,  5E313DD13 ,  5E313EE02 ,  5E313EE03 ,  5E313EE24 ,  5E313EE25 ,  5E313EE35 ,  5E313EE37 ,  5E313EE50 ,  5E313FF24 ,  5E313FF26 ,  5E313FF28 ,  5E313FF33 ,  5E313FG05 ,  5E313FG06
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る