特許
J-GLOBAL ID：200903039817117855
出力バッファ回路および半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2004-103387
公開番号（公開出願番号）：特開2005-294947
出願日： 2004年03月31日
公開日（公表日）： 2005年10月20日
要約：
【課題】 受信側で出力波形の立ち上がり部分の遅延時間と立ち下がり部分の遅延時間とが同一となるよう、出力波形のスルーレートを調整する出力バッファ回路を提供する。【解決手段】 出力バッファ180と同一の入出力特性を有するレプリカ出力バッファ120、121は、テストパルス生成回路110が生成したTEST信号の立ち上がりに応答し、SL_SET信号の電圧に応じたスルーレートで出力信号を立ち上げ、CNT信号の電圧に応じたスルーレートで出力信号を立ち下げる。位相比較回路150は、レプリカ出力バッファ120、121から出力された信号の位相を比較し、位相の違いに応じた長さのUP信号あるいはDOWN信号を遅延制御回路160に出力する。遅延制御回路160はUP信号およびDOWN信号に応じてCNT信号の電圧を変化させ、出力バッファ180が出力する信号の立ち下がり時のスルーレートを調整する。【選択図】 図1
請求項（抜粋）：
テストパルスを発生させるパルス発生手段と、
それぞれ、出力バッファと同一の入出力特性を有し、パルス発生手段が発生させたテストパルスの入力を受けて、テスト信号を出力する、互いに逆位相で動作する2つのレプリカバッファと、
前記2つのバッファが出力するテスト信号の位相差に応じて制御電圧を変動させて出力するバッファスルーレート制御手段と、
前記バッファスルーレート制御手段が出力する制御電圧に応じて出力するデータ信号のスルーレートを調整するデータバッファ手段と、
を具備し、
前記2つのレプリカバッファは、バッファスルーレート制御手段が出力する制御電圧に応じて出力するテスト信号のスルーレートを調整すること、
を特徴とする出力バッファ回路。
IPC (2件)：
FI (2件)：
Fターム (4件)：
5J001AA11
, 5J001BB08
, 5J001CC05
, 5J001DD09
