特許
J-GLOBAL ID：200903040196010880

DRAMを含む半導体素子のコンタクト構造体及びその形成方法

発明者：
呉 在 ▲き▼

呉 在 ▲き▼ について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-154029
公開番号（公開出願番号）：特開2002-026144
出願日： 2001年05月23日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 DRAMを含む半導体素子のコンタクト構造体及びその形成方法を提供する。【解決手段】 キャパシタ上部電極と同一物質より成る下部配線160と、下部配線160上に形成され、下部配線の所定部位を露出するコンタクトホール180を有する層間絶縁膜170と、層間絶縁膜170上に形成され、コンタクトホール180を通じて下部配線160と電気的に連結される上部配線190とを備え、下部配線160はその下部が、少なくともコンタクトホール180の底面より広い面積で下側へ突出され、下部配線160の断面形が実質的にT字形を成す。これにより、深さ差が大きいコンタクトホールを同時に形成する時コンタクトホール形成時下部配線が貫通されることを防止し、安定的で均一なコンタクト抵抗が確保できる。
請求項（抜粋）：
複数のDRAMセルが形成されたセルアレイ領域と、周辺回路領域又は論理回路領域とを有するDRAMを含む半導体素子の周辺回路領域又は論理回路領域に形成されたコンタクト構造体において、前記複数のDRAMセルのキャパシタ上部電極と同一な物質より成る下部配線と、前記下部配線上に形成され、前記下部配線の所定部位を露出するコンタクトホールを有する層間絶縁膜と、前記層間絶縁膜上に形成され、前記コンタクトホールの内部を充填して前記下部配線と電気的に連結される上部配線を備え、前記下部配線の下部は少なくとも前記コンタクトホールの底面より広い面積で下側へ突出され、前記下部配線の断面形が実質的にT字形を成すことを特徴とするコンタクト構造体。
IPC (3件)：
H01L 21/8242 ,  H01L 21/768 ,  H01L 27/108
FI (4件)：
H01L 27/10 681 Z ,  H01L 27/10 621 C ,  H01L 27/10 621 Z ,  H01L 21/90 B
Fターム (39件)：
5F033HH04 ,  5F033HH08 ,  5F033JJ04 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033LL04 ,  5F033NN06 ,  5F033NN13 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ34 ,  5F033QQ37 ,  5F033QQ39 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR06 ,  5F033VV01 ,  5F033VV10 ,  5F033VV16 ,  5F033XX09 ,  5F083AD49 ,  5F083AD63 ,  5F083JA36 ,  5F083JA39 ,  5F083MA01 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083PR33 ,  5F083PR40 ,  5F083PR41 ,  5F083ZA28
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM