特許
J-GLOBAL ID：200903040297635830

半導体試験装置

発明者：
落合 克己

落合 克己 について

, 
増田 則之

増田 則之 について


出願人/特許権者：
株式会社アドバンテスト

株式会社アドバンテスト について


公報種別：公開公報
出願番号（国際出願番号）：特願平11-138827
公開番号（公開出願番号）：特開2000-039469
出願日： 1999年05月19日
公開日（公表日）： 2000年02月08日
要約：
【要約】【課題】 ピン・マルチプレクスモードを用いてDUTをテストする半導体試験装置、基準クロックの倍速度まで動作を可能とした半導体試験装置を実現する。【解決手段】 ピン・マルチプレクスモードを用いてDUTをテストする半導体試験装置であって、ユーザが設定した1テスト周期中での複数のユーザ設定パターン信号を波形メモリから受け、同一パターンエッジ信号が連続するときに後続するパターンエッジ信号を消去し、異なるパターンエッジ信号の真に変化するパターンエッジ信号のみをタイミング発生器に伝送し、タイミング発生器は真に変化するパターンエッジ信号を順番に発生させて波形整形器に伝送するようにした仮想タイミング発生器を、波形メモリとタイミング発生器の間に設けた半導体試験装置の構成である。
請求項（抜粋）：
ピン・マルチプレクスモードを用いてDUT(9)への試験波形を発生する半導体試験装置において、ユーザが設定した1テスト周期中での複数のユーザ設定パターン信号を波形メモリ(11)から受け、同一パターンエッジ信号が連続するときに後続するパターンエッジ信号を消去し、異なるパターンエッジ信号の真に変化するパターンエッジ信号のみをタイミング発生器(3)に伝送し、タイミング発生器(3)は真に変化するパターンエッジ信号を順番に発生させて波形整形器(4)に伝送するようにした仮想タイミング発生器(19)を、波形メモリ(11)とタイミング発生器(3)の間に設けたことを特徴とする半導体試験装置。
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM