特許
J-GLOBAL ID:200903040300864306

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 柿本 恭成
公報種別:公開公報
出願番号(国際出願番号):特願平8-237639
公開番号(公開出願番号):特開平10-084073
出願日: 1996年09月09日
公開日(公表日): 1998年03月31日
要約:
【要約】【課題】 内部回路にサージ電流が流れこむのを阻止する。【解決手段】 パッド1cに正又は負のサージ電圧が印加されると、保護回路1bのPMOS又はNMOSのダイオードがオンして電源側又はグラウンド側にサージ電流が放出されるとともに、保護回路1bを介して基板1の内部に一部のサージ電流が流れる。内部回路2aは、基板1とは異なる基板2に形成してあるので、これらのサージ電流が内部回路2aの入出力端子に流れ込むことはない。また、内部回路2aの入出力端子は、保護回路1bが構成する負荷抵抗及び半田バンプ3を介して接続され、負荷抵抗の方がダイオードのオン抵抗よりも十分大きいので、内部回路2aには、サージ電流が流れることがない。そのため、内部回路2aが誤動作をすることがなくなる。
請求項(抜粋):
複数のパッドと前記各パッドに接続され該パッドに印加されるサージ電圧によるサージ電流を外部に放出する複数の保護回路とを有する第1の基板と、入力端子又は出力端子が前記各パッドと導電体の接合材により電気的・物理的に接続された内部回路を有する第2の基板とを、備えたことを特徴とする半導体装置。
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る