特許
J-GLOBAL ID:200903040639425581

強誘電体記憶装置及びその調整方法

発明者:
出願人/特許権者:
代理人 (1件): 井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-095056
公開番号(公開出願番号):特開2003-297079
出願日: 2002年03月29日
公開日(公表日): 2003年10月17日
要約:
【要約】【課題】 高速駆動が可能でしかも消費電力の少ない強誘電体記憶装置及びその調整方法を提供すること。【解決手段】 複数のワード線14及び複数のビット線16の各交点に形成される複数の強誘電体キャパシタ18の少なくとも一つに印加される電圧を、テスタ40によって、電源電圧VDDより低い方向にスイープさせて、飽和分極点Cとなる最小電圧Vsminを検出する。その検出結果に基づき、電源電圧シフト回路50にて電源電圧VDDを下降シフトさせて、強誘電体キャパシタの駆動電圧として電源電圧VDDに代えて用いられる最小電圧Vsminを生成するように設定する。
請求項(抜粋):
複数のワード線及び複数のビット線の各交点に形成される複数の強誘電体キャパシタの少なくとも一つに印加される電圧を、電源電圧より低い方向にスイープさせて、飽和分極点となる最小電圧を検出する工程と、前記電源電圧を下降シフトさせて、前記複数の強誘電体キャパシタの駆動電圧として前記電源電圧に代えて用いられる前記最小電圧を生成するように設定する工程と、を有することを特徴とする強誘電体記憶装置の調整方法。
IPC (2件):
G11C 11/22 501 ,  H01L 27/105
FI (2件):
G11C 11/22 501 Z ,  H01L 27/10 444 Z
Fターム (8件):
5F083FR01 ,  5F083GA01 ,  5F083GA05 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA43
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る