特許
J-GLOBAL ID：200903040687982360
マイクロコンピュータ及びメモリアクセスの制御方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2006-116954
公開番号（公開出願番号）：特開2007-287103
出願日： 2006年04月20日
公開日（公表日）： 2007年11月01日
要約：
【課題】メモリアクセス制御の信頼性を向上させる。【解決手段】マイクロコンピュータ1は、CPU10、CPU10で実行されるプログラムによるメモリ空間へのアクセス許可を示すメモリ保護情報を格納する保護設定レジスタ群11、保護設定レジスタ群11の設定内容を参照して、CPU10によるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置12、及び、CPU10が出力するリセット要求信号に基づいて、保護設定レジスタ群11に格納されたメモリ保護情報を無効化するリセット装置16を備える。【選択図】図1
請求項（抜粋）：
CPUと、
前記CPUで実行されるプログラムによるメモリ空間へのアクセス許可又は禁止の状態を指定するメモリ保護情報を格納する保護情報格納部と、
前記メモリ保護情報に基づいて、前記CPUによるメモリアクセス要求を許可するか否かを判定するメモリアクセス制御装置と、
前記CPUが出力するリセット要求信号に基づいて、前記保護情報格納部に格納されたメモリ保護情報を無効化するリセット装置と、
を備えるマイクロコンピュータ。
IPC (2件)：
FI (2件)：
G06F12/14 510D
, G06F12/14 510P
5B017AA01
, 5B017AA04
, 5B017BA01
, 5B017BA06
, 5B017CA01
審査官引用 (6件)
-
仮想記憶制御装置
公報種別：公開公報
出願番号：特願平5-053470
出願人：株式会社東芝
-
メモリ制御回路
公報種別：公開公報
出願番号：特願2003-152969
出願人：株式会社東芝, 東芝エルエスアイシステムサポート株式会社, 東芝情報システム株式会社
-
メモリ管理装置及びメモリ管理方法
公報種別：公開公報
出願番号：特願2002-340025
出願人：松下電器産業株式会社
全件表示
前のページに戻る
