特許
J-GLOBAL ID:200903040805164490

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-126802
公開番号(公開出願番号):特開平9-312391
出願日: 1996年05月22日
公開日(公表日): 1997年12月02日
要約:
【要約】【課題】浅い低抵抗のソース・ドレイン拡散層を形成すること。【解決手段】シリコン基板101にその表面から突出した素子分離絶縁膜104を形成し、素子分離絶縁膜104により囲まれた素子領域を形成する。次にこの素子領域の基板101上に、上面が素子分離絶縁膜104の上面と略同一の平面上に形成されるように、ゲート部を形成する。次に基板表面にゲート部を介して対向する一対のソース・ドレイン拡散層110を形成する。次に全面にニッケルシリサイド膜111を形成した後、このニッケルシリサイド膜111を研磨して、素子分離絶縁膜104とゲート部との間にニッケルシリサイド膜111を埋め込む。
請求項(抜粋):
半導体基板上に形成されたゲート部と、前記半導体基板の表面に形成され、前記ゲート部を介して対向する一対のソース・ドレイン拡散層と、前記ゲート部および前記ソース・ドレイン拡散層を囲むように前記半導体基板に形成された素子分離絶縁膜とを具備してなる半導体装置において、前記素子分離絶縁膜の上面は、前記ゲート部の上面と略同一の平面上に形成されていることを特徴とする半導体装置。
IPC (2件):
H01L 29/78 ,  H01L 21/336
FI (2件):
H01L 29/78 301 R ,  H01L 29/78 301 Y
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る