半導体構造の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (4件)：牛木護 , 吉田正義 , 今枝弘充 , 梅村裕明
公報種別：公開公報
出願番号（国際出願番号）：特願2007-245705
公開番号（公開出願番号）：特開2008-227447
出願日： 2007年09月21日
公開日（公表日）： 2008年09月25日
要約：

【課題】積層メモリ・ダイを利用する半導体構造とその構造を形成する方法を提供する。【解決手段】半導体構造は、第1の半導体ダイD1と、前記第1の半導体ダイと同一の第2の半導体ダイD2を有している。第1の半導体ダイは、第1の識別回路IDと、第1の半導体ダイの表面に、第1の複数個数の入出力パッドPIO1〜PIOnを有している。第2の半導体ダイは、第2の識別回路を有しており、第1および第2の識別回路は、互に異なるプログラムを書き込まれている。第2の半導体ダイは、また、第2の半導体ダイ表面において第2の複数個数の入出力パッドを有している。第1の複数個数の入出力パッドは、各々、垂直方向に一直線上に配列されており、各第2の複数個数の入出力パッドの1個に接続されている。第2の半導体ダイは、第1の半導体ダイに対して垂直方向に一直線上に配列され、第1の半導体ダイに固着されている。【選択図】図2

請求項（抜粋）：

識別回路と、シリコン貫通ビアにより構成されており、第1の半導体ダイと第2の半導体ダイの各々におけるメモリ回路に接続された複数の入出力導電路と、から各々が構成される前記第1の半導体ダイ、および、前記第1の半導体ダイと同一の前記第2の半導体ダイを形成する工程と、前記第1の半導体ダイの前記識別回路のプログラムとは異なるプログラムを、前記第2の半導体ダイの前記識別回路に書き込む工程と、前記第1の半導体ダイおよび前記第2の半導体ダイが垂直方向に一直線上に配列されると共に、前記第1の半導体ダイにおける前記複数の入出力導電路の各々が、前記第2の半導体ダイにおける前記入出力導電路の各々に接続される状態で、前記第2の半導体ダイを前記第1の半導体ダイ上に固着する工程と、から構成されることを特徴とする半導体構造の製造方法。

IPC (9件)：

H01L 27/10 , H01L 21/824 , H01L 27/105 , H01L 25/065 , H01L 25/07 , H01L 25/18 , G11C 16/06 , H01L 27/00 , G11C 5/00

FI (6件)：

H01L27/10 495 , H01L27/10 447 , H01L25/08 B , G11C17/00 631 , H01L27/00 301B , G11C5/00 303A

Fターム (13件)：

4M119KK17 , 5B125BA01 , 5B125BA11 , 5B125BA13 , 5B125CA08 , 5B125DD00 , 5B125DE07 , 5F083AD00 , 5F083BS00 , 5F083EP00 , 5F083GA10 , 5F083ZA14 , 5F083ZA29

引用特許：

審査官引用 (5件)

半導体装置および半導体チップ制御方法
公報種別：公開公報出願番号：特願2003-356689 出願人：エルピーダメモリ株式会社
メモリモジュールおよびその製造方法
公報種別：公開公報出願番号：特願2005-142472 出願人：エルピーダメモリ株式会社
半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
公報種別：公開公報出願番号：特願平10-320962 出願人：株式会社日立製作所

全件表示

前のページに戻る