特許
J-GLOBAL ID：200903083683267420

メモリモジュールおよびその製造方法

発明者：
石野 正和

石野 正和 について

, 
池田 博明

池田 博明 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2005-142472
公開番号（公開出願番号）：特開2006-319243
出願日： 2005年05月16日
公開日（公表日）： 2006年11月24日
要約：
【課題】 薄片化したチップの機械的強度を向上させたメモリモジュールを提供する。【解決手段】 情報を格納するためのメモリコアチップ10a〜10dと、データの入出力を制御するインターフェースチップ30と、外部との間でデータを送受信するインターポーザチップ40と、インターポーザチップの最近傍に設けられた外部接続用端子46とを有するメモリモジュールにおいて、インターフェースチップ30の最近傍に放熱板20が設けられ、インターポーザチップ40は、メモリコアチップと同質の半導体材料を基板とし、一方の面に外部接続用端子を保持するためのランド41、外部用接続端子に接続された配線44、および配線を絶縁するための絶縁膜が一体形成されている構成である。【選択図】 図1
請求項（抜粋）：
情報を格納するためのメモリコアチップと、該メモリコアチップのデータの入出力を制御するインターフェースチップと、該インターフェースチップと外部との間で前記データを送受信するインターポーザチップと、外部と電気的に接続するために該インターポーザチップの最近傍に設けられた外部接続用端子とを有するメモリモジュールにおいて、 前記メモリコアチップ、前記インターフェースチップおよび前記インターポーザチップのうち該インターフェースチップの最近傍に放熱板が設けられ、 前記インターポーザチップは、前記メモリコアチップと同質の半導体材料を基板とし、該インターポーザチップの一方の面に前記外部接続用端子を保持するためのランド、該外部用接続端子に接続された配線、および該配線を絶縁するための絶縁膜が一体形成されていることを特徴とするメモリモジュール。
IPC (9件)：
H01L 25/18 ,  H01L 25/07 ,  H01L 25/065 ,  H01L 21/56 ,  H01L 23/34 ,  H01L 27/10 ,  H01L 23/12 ,  H01L 23/29 ,  H01L 23/31
FI (6件)：
H01L25/08 Z ,  H01L21/56 R ,  H01L23/34 B ,  H01L27/10 495 ,  H01L23/12 L ,  H01L23/30 B
Fターム (16件)：
4M109AA02 ,  4M109BA01 ,  4M109CA04 ,  4M109CA21 ,  4M109GA05 ,  5F061AA02 ,  5F061BA01 ,  5F061CA04 ,  5F061CA21 ,  5F061CB13 ,  5F061FA05 ,  5F083AD00 ,  5F083GA27 ,  5F083ZA23 ,  5F083ZA25 ,  5F136DA02
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM