特許
J-GLOBAL ID:200903040983210691
半導体装置の製造方法及び半導体装置
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
高田 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-223278
公開番号(公開出願番号):特開2000-058506
出願日: 1998年08月06日
公開日(公表日): 2000年02月25日
要約:
【要約】【課題】 ホール径やラインパターンの分離幅の微小なレジストパターンを形成し、微小なパターンを有する半導体デバイスを得る。【解決手段】 半導体基板上に酸を供給し得る第1レジストのホールパターンあるいは分離パターンを形成し、第1レジストのパターン側壁に架橋膜(有機枠)を形成してレジストパターンのホール径あるいは分離幅を縮小し、さらに架橋膜の熱リフロー現象により分離を縮小し、このレジストパターンをマスクとして半導体基板をエッチングする。
請求項(抜粋):
半導体基材上に酸を発生し得る第1のレジストによる第1レジストパターンを形成する工程と、前記第1レジストパターンの上に酸の存在により架橋反応を起こす第2のレジストの膜を形成する工程と、前記第1レジストパターンからの酸の供給により前記第2のレジストの膜の前記第1レジストパターンに接する部分に架橋膜を形成する処理工程と、前記第2のレジストの膜の非架橋部分を剥離して前記第1レジストパターンに前記架橋膜を被着した第2レジストパターンを形成する工程と、加熱処理により前記架橋膜をリフローさせ前記第2レジストパターンの相互間隔を縮小させる工程と、前記架橋膜をリフローさせた前記第2レジストパターンをマスクとして前記半導体基材をエッチングする工程とを含むことを特徴とする半導体装置の製造方法。
Fターム (3件):
5F004AA04
, 5F004AA16
, 5F004EB01
引用特許:
審査官引用 (5件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-249038
出願人:日本アイ・ビー・エム株式会社
-
パタン形成方法
公報種別:公開公報
出願番号:特願平4-042826
出願人:株式会社日立製作所
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-347861
出願人:株式会社東芝
全件表示
前のページに戻る