特許
J-GLOBAL ID：200903040992627856

半導体装置の製造方法

発明者：
有吉 竜司

有吉 竜司 について


出願人/特許権者：
川崎製鉄株式会社

川崎製鉄株式会社 について


代理人 (1件)： 渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-161940
公開番号（公開出願番号）：特開2000-349144
出願日： 1999年06月09日
公開日（公表日）： 2000年12月15日
要約：
【要約】【課題】素子領域にダメージを与えたり、平坦性を悪化させずに、簡単な工程でSTI法の埋め込み材料を平坦化することができる半導体装置の製造方法を提供する。【解決手段】素子領域の周辺に分離溝からなる分離領域を形成して、分離溝の内部を含む半導体基板の表面全面に埋め込み材料を堆積し、特定寸法よりも大きい幅の素子領域の上に堆積された埋め込み材料のみを選択的にエッチング除去した後、CMP法によって埋め込み材料の表面全面を平坦化することにより、上記課題を解決する。
請求項（抜粋）：
分離溝が形成された分離領域と、該分離領域によって囲まれた複数の素子領域とを有する半導体基板上に、流動性を有する堆積方法で前記分離溝を埋め込むように埋め込み材料の膜を堆積する工程と、複数の前記素子領域上の少なくとも一部に堆積された前記埋め込み材料の膜を選択的にエッチング除去した後に、CMP法で平坦化を行い、前記分離溝に前記埋め込み材料が埋め込まれた分離構造を形成する工程とを含み、前記埋め込み材料の膜を選択的にエッチング除去する工程において、特定の寸法以下の幅の前記素子領域上に堆積された前記埋め込み材料の膜をエッチング除去しないことを特徴とする半導体装置の製造方法。
Fターム (11件)：
5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032AA79 ,  5F032BA02 ,  5F032CA21 ,  5F032DA02 ,  5F032DA22 ,  5F032DA25 ,  5F032DA33 ,  5F032DA78
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM