特許
J-GLOBAL ID：200903041045654420

半導体装置および半導体装置の製造方法

発明者：
堀川 貢弘

堀川 貢弘 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2006-355441
公開番号（公開出願番号）：特開2008-166563
出願日： 2006年12月28日
公開日（公表日）： 2008年07月17日
要約：
【課題】容量絶縁膜を形成する過程で、下部金属電極と容量絶縁膜との界面および容量絶縁膜の膜中における欠陥が生じるのを抑えることができ、キャパシタ容量の大きな半導体装置を製造することを目的とする。【解決手段】本発明の半導体装置およびその製法は、容量絶縁膜を第1の工程による第1の誘電体層と第2の工程による第2の誘電体層から構成し、第1の誘電体層と第2の誘電体層についてそれらの欠陥密度を膜厚方向に比較した場合、第1の誘電体膜が下部金属電極側において第2の誘電体膜よりも欠陥密度が低く、第2の誘電体膜が膜厚方向中央側から上部金属電極側において第1の誘電体膜よりも欠陥密度が低くしたものである。第1の工程における成膜温度を、第2の工程における成膜温度より低い温度とすることができ、気相成膜技術としては、例えば原子層堆積法を用いる。【選択図】図1
請求項（抜粋）：
下部金属電極、容量絶縁膜および上部金属電極が、積層されて構成されたキャパシタを有する半導体装置の製造方法であって、前記下部金属電極上に誘電体の構成元素を含む前駆体ガスを用いる気相成膜技術によって第1の誘電体層を形成する第1の工程と、前記第1の誘電体層上に誘電体の構成元素を含む前駆体ガスを用いる気相成膜技術によって第2の誘電体層を形成する第2の工程を行うことによって前記容量絶縁膜を形成するに際し、 前記第1の工程における成膜温度を、前記第2の工程における成膜温度より低くすることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/824 ,  H01L 27/108 ,  H01L 21/316
FI (4件)：
H01L27/10 621C ,  H01L21/316 X ,  H01L21/316 C ,  H01L27/10 651
Fターム (39件)：
5F058BA11 ,  5F058BC03 ,  5F058BD05 ,  5F058BD10 ,  5F058BF06 ,  5F058BF27 ,  5F058BF29 ,  5F058BF30 ,  5F058BF37 ,  5F058BF38 ,  5F058BF62 ,  5F058BF63 ,  5F083AD24 ,  5F083AD43 ,  5F083AD48 ,  5F083AD49 ,  5F083AD60 ,  5F083GA06 ,  5F083GA27 ,  5F083JA02 ,  5F083JA03 ,  5F083JA06 ,  5F083JA19 ,  5F083JA33 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083KA05 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR12 ,  5F083PR18 ,  5F083PR21 ,  5F083PR33 ,  5F083PR40
引用特許：
出願人引用 (1件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2002-036129   出願人：株式会社日立製作所
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM