特許

J-GLOBAL ID：200903041126757992

半導体素子製造用マスク基板,及び,半導体素子の製造方法

発明者： 森田 毅
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-097163
公開番号（公開出願番号）：特開2003-140319
出願日： 2002年03月29日
公開日（公表日）： 2003年05月14日
要約：

【要約】【課題】 半導体素子のグローバル段差を抑制し,信頼性の高い半導体素子を簡便に製造する半導体素子の製造方法および半導体素子製造用マスクを提供する。【解決手段】 半導体製造用マスク200内の実パターン202以外の領域に,例えば一辺が0.25μm以下の正方形のダミーパターン204を挿入し,パターン密度を均一化して,半導体製造用マスク毎に条件を変えることなくエッチング処理を行えるとともに,CMP後の層間絶縁膜のグローバル段差を増大させないようにする。

請求項（抜粋）：

複数のゲートマスクパターンが形成され,パターン密度が大きい領域と小さい領域を有する半導体製造用マスク基板において,前記パターン密度の小さい領域に対応する前記半導体製造用マスク基板上に形成される複数の疑似パターンであって,各疑似パターンはゲート配線パターンの線幅以下の寸法を有する所定形状から構成されることを特徴とする,半導体製造用マスク基板。

IPC (4件)：

G03F 1/08 ,  H01L 21/027 ,  H01L 21/3205 ,  H01L 21/82

FI (4件)：

G03F 1/08 D ,  H01L 21/30 502 P ,  H01L 21/88 S ,  H01L 21/82 W

Fターム (15件)：

2H095BA01 ,  2H095BB02 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS15 ,  5F033VV01 ,  5F033VV02 ,  5F033VV06 ,  5F033WW01 ,  5F033XX01 ,  5F064EE14 ,  5F064EE15 ,  5F064EE51 ,  5F064GG03 ,  5F064GG10

引用特許：

審査官引用 (4件)

• パターン作成方法,レチクル及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-307973   出願人：富士通株式会社
• 半導体装置のパターン形成方法
  公報種別：公開公報   出願番号：特願平8-128051   出願人：日本電気株式会社
• マスクパターンの補正方法と補正システム、及びこれらを用いた露光用マスクと半導体装置
  公報種別：公開公報   出願番号：特願平10-112167   出願人：株式会社東芝
• 半導体装置及びその製造方法並びに製造に用いるマスク
  公報種別：公開公報   出願番号：特願平11-352847   出願人：日本電気株式会社