特許
J-GLOBAL ID：200903070231522526
半導体装置のパターン形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-128051
公開番号（公開出願番号）：特開平9-311432
出願日： 1996年05月23日
公開日（公表日）： 1997年12月02日
要約：
【要約】【目的】 パターン密度の疎の領域のパターンが細く形成されるのを防止して、特性バラツキが少なく信頼性の高い半導体装置を提供しうるようにする。【構成】 半導体チップ上にフォトレジストをマスクにエッチングを行ってパターンを形成するに際し、実パターン8の形成されていない空き領域に、実パターンと同程度のパターン幅を有するダミーパターン9を形成してパターンの疎密の差を少なくしてパターン形成を行う。
請求項（抜粋）：
回路素子が形成される半導体チップを含むシリコンウェハ上に所定のパターンのフォトレジスト膜を形成し、これをマスクとしてエッチングを行って前記シリコンウェハ上に前記パターンを転写する半導体装置のパターン形成方法において、シリコンウェハ上に形成すべき本来のパターンのパターン密度が疎の部分に本来のパターンの代表的なパターンの線幅とほぼ等しい線幅を有するダミーパターンを設けることによりパターン密度をほぼ等しくしてパターン形成を行うことを特徴とする半導体装置のパターン形成方法。
IPC (2件)：
FI (2件)：
G03F 1/08 A
, H01L 21/30 502 P
審査官引用 (7件)
-
特開平4-291344
-
特開平4-101146
-
半導体装置
公報種別：公開公報
出願番号：特願平4-002166
出願人：富士通株式会社
全件表示
前のページに戻る
