半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-006974
公開番号（公開出願番号）：特開平11-205129
出願日： 1998年01月16日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】本発明は、DLL回路に於いて無駄な電力消費量を削減すると共に長周期から短周期のクロック信号に変えたときのロックオンまでの時間を短縮した半導体装置を提供することを目的とする。【解決手段】半導体装置は、入力クロック信号を遅延させ遅延クロック信号を供給する可変遅延回路と、入力クロック信号と遅延クロック信号との何れか一方を選択して供給するクロック制御回路と、クロック制御回路から供給されるクロック信号に同期してデータを出力する出力回路と、可変遅延回路の遅延量を調整するDLL回路を含み、DLL回路は、可変遅延回路の遅延量を調整する遅延制御回路と、クロック制御回路を制御して入力クロック信号と遅延クロック信号との何れか一方を選択させるクロック選択回路を含み、クロック選択回路が入力クロック信号を選択するときには、遅延量が増加しないように遅延制御回路を制御する。

請求項（抜粋）：

入力クロック信号を遅延させ遅延クロック信号を供給する可変遅延回路と、該入力クロック信号と該遅延クロック信号との何れか一方を選択して供給するクロック制御回路と、該クロック制御回路から供給されるクロック信号に同期してデータを出力する出力回路と、該可変遅延回路の遅延量を調整するDLL回路を含み、該DLL回路は、該可変遅延回路の遅延量を調整する遅延制御回路と、該クロック制御回路を制御して該入力クロック信号と該遅延クロック信号との何れか一方を選択させるクロック選択回路を含み、該クロック選択回路が該入力クロック信号を選択するときには該遅延量が増加しないように該遅延制御回路を制御することを特徴とする半導体装置。

IPC (4件)：

H03L 7/00 , G06F 1/10 , H01L 27/00 , H03K 5/13

FI (4件)：

H03L 7/00 D , H01L 27/00 , H03K 5/13 , G06F 1/04 330 A

引用特許：

出願人引用 (4件)

ダイナミック型RAM
公報種別：公開公報出願番号：特願平6-337975 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
クロック信号発生回路
公報種別：公開公報出願番号：特願平6-234881 出願人：株式会社東芝
同期型半導体記憶装置
公報種別：公開公報出願番号：特願平6-287950 出願人：三菱電機株式会社

全件表示

前のページに戻る