特許
J-GLOBAL ID:200903074302399815

ダイナミック型RAM

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平6-337975
公開番号(公開出願番号):特開平8-180678
出願日: 1994年12月27日
公開日(公表日): 1996年07月12日
要約:
【要約】【目的】 広い動作周波数範囲での安定した動作を可能にしたダイナミック型RAMを提供する。【構成】 シンクロナスDRAMにおいて、PLL回路又はDLL回路により外部から供給されたクロック信号に同期した内部クロック信号を形成し、外部から供給されたモード設定情報に基づいてPLL回路の可変周波数範囲又はDLL回路の可変遅延時間を変化させる切り替え回路を設ける。【効果】 内部クロック信号をPLL回路又はDLL回路で形成しているので、高い周波数でも安定して外部クロック信号と同期を採ることができるとともに、その動作範囲を切り替えることにより低い動作周波数までの広い動作周波数範囲を実現することができる。
請求項(抜粋):
外部端子から供給されたクロック信号と内部クロック信号とを比較する位相比較器と、かかる位相比較器の出力信号を直流化するループフィルタと、かかるループフィルタにより形成された制御電圧により単位のインバータ回路の信号遅延量が制御され、その発振信号に基づいて上記内部クロック信号が形成されるリングオシレータと、外部から供給されたモード設定情報に基づいて上記リングオシレータの可変周波数範囲を変化させる切り替え回路とを備えたPLL回路と、上記内部クロック信号に同期して少なくともアドレス信号、制御信号及び書き込み信号の入力と、読み出し信号の出力とが制御される入出力インターフェイスを備えてなることを特徴とするダイナミック型RAM。
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る