特許
J-GLOBAL ID：200903041146987110

情報処理装置及びオペレーティングシステム

発明者：
三坂 智

三坂 智 について

, 
入江 直彦

入江 直彦 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (2件)： 作田 康夫 ,  井上 学
公報種別：公開公報
出願番号（国際出願番号）：特願2003-418908
公開番号（公開出願番号）：特開2005-182223
出願日： 2003年12月17日
公開日（公表日）： 2005年07月07日
要約：
【課題】割込/例外処理が発生してもよりRobustな電力制御を行うことにより、低消費電力を実現する情報処理装置を提供する。【解決手段】RTOSまたは実行準備状態監視タスクによって実行準備状態のタスクの数を監視した結果、実行準備状態のタスクが全く無い場合は、RTOSまたは実行準備状態監視タスクで電力を下げる制御を施し、そして実行中のタスクは予め設定した各アプリケーションスライスのWCETで電力制御を行い、反対に実行準備状態のタスクがある場合は、電力を上げる制御を施し、そして実行中のタスクは各アプリケーションスライスのWCETよりも時刻の早い仮想WCETで電力制御を行い、更に実行準備状態のタスクが無く且つ実行中のタスクも存在しない場合は、RTOSまたは実行準備状態監視タスクとスリープタスクが電力を下げる。【効果】情報処理装置の低消費電力化を向上させること達成することが出来る。【選択図】図1
請求項（抜粋）：
プロセッサと、前記プロセッサに内蔵され又は前記プロセッサの外部に設けられるハードウェアタイマーと、前記プロセッサ及びハードウェアタイマーにクロックを供給するクロックパルス発生器とを有する情報処理装置であって、 前記ハードウェアタイマーは、でアプリケーションタスクの開始から現時点までの処理時間とを計測し、 前記アプリケーションタスクは、複数の処理単位に分割され、 前記プロセッサは、前記アプリケーションタスクの前記複数の処理単位のうち所定の処理単位を処理するのにかかった時間と前記処理単位の最悪実行時間とを比較し、前記比較結果に基づいて、前記クロックパルス発生器から出力される動作周波数を変更し、 前記プロセッサは、前記アプリケーションタスクの処理中の割込みによって起動した他のアプリケーションタスクが前記プロセッサの計算資源を占有した際に、実行準備状態のアプリケーションタスク数をカウントし、前記実行すべき他のアプリケーションタスク以外に前記実行準備状態のアプリケーションタスクが存在する場合は、前記実行準備状態監視タスクにより、前記動作周波数と前記電源電圧を上げ、存在しない場合は、前記実行準備状態監視タスクにより前記動作周波数と前記電源電圧を下げることを特徴とする情報処理装置。
IPC (3件)：
G06F1/32 ,  G06F1/04 ,  G06F9/46
FI (3件)：
G06F1/00 332Z ,  G06F1/04 301C ,  G06F9/46 340E
Fターム (9件)：
5B011LL13 ,  5B079BA01 ,  5B079BB01 ,  5B079BC01 ,  5B098BA04 ,  5B098FF03 ,  5B098GA04 ,  5B098GC05 ,  5B098JJ03
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM