特許
J-GLOBAL ID：200903041729300423

半導体素子の製造方法

発明者：
丸山 岳人

丸山 岳人 について

, 
阿部 久起

阿部 久起 について

, 
青山 哲男

青山 哲男 について


出願人/特許権者：
三菱瓦斯化学株式会社

三菱瓦斯化学株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平10-028482
公開番号（公開出願番号）：特開平11-233405
出願日： 1998年02月10日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】半導体素子を製造する際に、配線工程におけるドライエッチング後に残存する無機質基板上の残存レジスト及びレジスト残渣を低温、短時間で除去出来且つ種々の配線及び絶縁膜等の材料を腐食しない剥離方法を提供すること。【解決手段】ドライエッチング後の無機質基板上のフォトレジストを剥離する際、酸化剤および有機酸を含有する洗浄液で、洗浄後、レジスト剥離液を使用してフォトレジストの剥離を行う。
請求項（抜粋）：
(1)基板上に設けられた導電薄膜上に所定のパターンをレジストで形成する工程、(2)このレジストパターンをマスクとして導電薄膜の不要部分をドライエッチング除去する工程、(3)酸化剤および有機酸からなる洗浄液で基板を洗浄する工程および(4)レジスト剥離液により残存レジストおよび側壁保護膜を除去する工程を順次施すことを特徴とする半導体素子の製造方法。
IPC (4件)：
H01L 21/027 ,  G03F 7/42 ,  H01L 21/3065 ,  H01L 21/306
FI (5件)：
H01L 21/30 572 B ,  G03F 7/42 ,  H01L 21/302 H ,  H01L 21/306 D ,  H01L 21/306 S
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM