特許
J-GLOBAL ID：200903042139856759
絶縁ゲート型バイポーラトランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-216135
公開番号（公開出願番号）：特開2003-031809
出願日： 2001年07月17日
公開日（公表日）： 2003年01月31日
要約：
【要約】【課題】 漏れ電流を低減し、内部での電子電流の集中を確実に緩和し、安定して動作するIGBTを提供することを目的とする。【解決手段】 n型半導体層80とは反対側のp+半導体層12の主面103上には、n型半導体層80とは接続されずに、複数のn+不純物領域11が選択的に形成されている。そして、n+不純物領域11は、構造200a〜200dの各チャネル領域CH1a〜CH1dに対応して設けられ、かつチャネル領域CH1a〜CH1dの下方のみに形成されている。そのため、n+不純物領域11上のp+半導体層12の濃度が実効的に低くなり、オフ状態において、コレクタ層9からの正孔の注入量が低減され、漏れ電流を低減することができる。
請求項（抜粋）：
第1の主面と、前記第1の主面とは反対側の第2の主面とを有する第1導電型の第1の半導体層と、前記第1の半導体層の前記第1の主面上に形成された第2導電型の第2の半導体層と、前記第1の半導体層とは反対側の前記第2の半導体層の主面内に、前記第1の半導体層とは接続されずに選択的に形成された複数の前記第1導電型の第1の不純物領域と、各前記第1の不純物領域の表面を覆って、前記第2の半導体層の前記主面上に形成されたコレクタ電極と、前記第1の半導体層の前記第2の主面内に、前記第2の半導体層とは接続されずに選択的に形成された前記第2導電型の第2の不純物領域、前記第2の不純物領域の表面内に、前記第1の半導体層と接続されずに選択的に形成された前記第1導電型の第3の不純物領域、前記第3の不純物領域と前記第1の半導体層とで挟まれた前記第2の不純物領域の前記表面内に規定されるチャネル領域、前記チャネル領域上に形成された絶縁膜、前記絶縁膜上に形成されたゲート電極、及び、前記第2,3の不純物領域に接続されたエミッタ電極を有する構造とを備え、前記構造は複数備えられ、前記第1の不純物領域は、前記構造の各前記チャネル領域に対応して形成され、かつ前記チャネル領域の下方のみに形成されている、絶縁ゲート型バイポーラトランジスタ。
IPC (2件)：
H01L 29/78 655
, H01L 29/78
H01L 29/78 655 C
, H01L 29/78 655 G
