特許

J-GLOBAL ID：200903042500495391

電界効果型トランジスタ及びその製造方法

発明者： 土明 正勝
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-191197
公開番号（公開出願番号）：特開2004-039694
出願日： 2002年06月28日
公開日（公表日）： 2004年02月05日
要約：

【課題】浅いソース,ドレイン接合位置を保ちつつ接合リークを低く抑えることができ、且つコンタクト抵抗も低く保つ。【解決手段】SOI-MOSFETにおいて、絶縁膜102の上に形成され、チャネル領域を除いて除去された第1のシリコン層103と、シリコン層103上にゲート絶縁膜200を介して形成されたゲート電極300と、シリコン層103のチャネル長方向の両側の絶縁膜102に設けられた溝の底面及び側面に形成され、側面の一部でシリコン層103に接するように形成された第2のシリコン層600と、第2のシリコン層600からなるソース,ドレイン領域601,602上に形成されたシリサイド層631,632と、シリコン層103と接するシリコン層600の側面部に位置するシリサイド層631,632に形成された、AsとOを1019cm-3以上の濃度で含む拡散抑制領域とを備えた。【選択図】 図1

請求項（抜粋）：

絶縁体上のシリコン層に形成された電界効果型トランジスタであって、 ソース,ドレイン領域の底部がチャネル領域よりも下方に位置し、チャネル領域とソース,ドレイン領域との各接続部が垂直面を有し、ソース,ドレイン領域上にシリサイド層を備え、前記接続部の近傍で前記シリサイド層中にAsとOを所定量以上含み、前記シリサイド層を構成する金属原子の拡散を抑制する拡散抑制領域が形成されていることを特徴とする電界効果型トランジスタ。

IPC (3件)：

H01L21/336 ,  H01L21/28 ,  H01L29/786

FI (6件)：

H01L29/78 616L ,  H01L21/28 301S ,  H01L29/78 616T ,  H01L29/78 616K ,  H01L29/78 616V ,  H01L29/78 616A

Fターム (48件)：

4M104AA09 ,  4M104BB01 ,  4M104BB20 ,  4M104CC01 ,  4M104DD37 ,  4M104DD84 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F110AA01 ,  5F110AA02 ,  5F110AA03 ,  5F110AA06 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE31 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ01 ,  5F110HJ02 ,  5F110HJ13 ,  5F110HJ14 ,  5F110HK05 ,  5F110HK25 ,  5F110HK26 ,  5F110HK33 ,  5F110HK39 ,  5F110HK40 ,  5F110HM02 ,  5F110HM15 ,  5F110NN02 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110NN62 ,  5F110PP01 ,  5F110PP10 ,  5F110PP13 ,  5F110PP16 ,  5F110QQ11 ,  5F110QQ19

引用特許：

審査官引用 (4件)

• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-121754   出願人：三洋電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-001289   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-011661   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-133792   出願人：日本電気株式会社