特許
J-GLOBAL ID:200903043168298206

半導体メモリ装置及びリード動作方法

発明者:
出願人/特許権者:
代理人 (4件): 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
公報種別:公開公報
出願番号(国際出願番号):特願2005-258234
公開番号(公開出願番号):特開2006-079812
出願日: 2005年09月06日
公開日(公表日): 2006年03月23日
要約:
【課題】リード動作の時に漏洩電流を補償することができる相変化メモリ装置を提供する。【解決手段】ワードラインとビットラインとの交差点に位置する複数個のメモリセルと、ダミービットラインに連結された複数個のダミーセルと、前記ダミービットラインに連結され漏洩補償電流を前記ビットラインに出力する漏洩補償回路と、第1制御信号に応じてリード動作時に必要なリード電流を前記ビットラインに出力する理度電流供給回路と、を備える。【選択図】図3
請求項(抜粋):
ワードラインとビットラインとの交差点に位置する複数個のメモリセルと、 ダミービットラインに連結された複数個のダミーセルと、 前記ダミービットラインに連結され漏洩補償電流を前記ビットラインに出力する漏洩補償回路と、 第1制御信号に応じてリード動作時に必要なリード電流を前記ビットラインに出力するリード電流供給回路と、を備えることを特徴とする半導体メモリ装置。
IPC (3件):
G11C 13/00 ,  H01L 27/105 ,  H01L 45/00
FI (3件):
G11C13/00 A ,  H01L27/10 448 ,  H01L45/00 A
Fターム (8件):
5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083JA60 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083ZA28
引用特許:
出願人引用 (2件)
  • 米国特許第6,487,113号明細書
  • 米国特許第6,480,438号明細書
審査官引用 (5件)
全件表示

前のページに戻る