半導体装置、半導体装置の製造方法およびスペーサ

発明者： , ,
出願人/特許権者：
代理人 (2件)：増田達哉 , 朝比一夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-092939
公開番号（公開出願番号）：特開2004-303841
出願日： 2003年03月28日
公開日（公表日）： 2004年10月28日
要約：

【課題】同サイズの半導体チップ同士を多段に3次元実装する際の好適な実装構造(半導体装置)および工程が簡略化された3次元実装型の半導体装置の製造方法を提供すること、この3次元実装型の半導体装置に好適なスペーサを提供すること。【解決手段】本発明の半導体装置10は、複数の半導体チップと、各半導体チップの間を介在するスペーサ1とを有する複数段の3次元実装型の半導体装置であって、スペーサ1が、シート状基材2と、少なくともその1面に設けられた接着剤層3Aとを有し、スペーサ1の半導体チップと接合する面側の面積が、下段の半導体チップのスペーサ1と接合する面側の面積よりも小さいことを特徴とする。スペーサ1が、シート状基材2と、その両面に設けられた接着剤層とを有する。複数の半導体チップが全て同サイズであり、各半導体チップが半導体基板にボンディングワイヤで導通している。【選択図】図2

請求項（抜粋）：

複数の半導体チップと、各半導体チップの間を介在するスペーサとを有する複数段の3次元実装型の半導体装置であって、前記スペーサが、基材と、少なくともその1面に設けられた接着剤層とを有し、前記スペーサの前記半導体チップと接合する面側の面積が、下段の前記半導体チップの前記スペーサと接合する面側の面積よりも小さいことを特徴とする半導体装置。

IPC (3件)：

H01L25/065 , H01L25/07 , H01L25/18

FI (1件)：

H01L25/08 Z

引用特許：

審査官引用 (8件)

半導体装置および製造方法
公報種別：公開公報出願番号：特願2000-332922 出願人：ソニー株式会社
半導体装置
公報種別：公開公報出願番号：特願平10-218198 出願人：三洋電機株式会社
スタックト・ダイ・パッケージ構造
公報種別：公開公報出願番号：特願2000-237651 出願人：せき品精密工業股ふん有限公司

全件表示

前のページに戻る