パワーMOSトランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-151855
公開番号（公開出願番号）：特開2002-353441
出願日： 2001年05月22日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】静電放電(ESD)に対する耐量が高いパワーMOSトランジスタを提供する。【解決手段】半導体基板におけるnウェル層3の表層部にチャネル領域4が形成されるとともにチャネル領域4の表層部にソース領域5が形成され、さらに、チャネル領域4よりも深いp+ボディ領域6が形成されている。ドレイン電極12の下方における半導体基板にp+不純物拡散埋込層15が形成され、ドレイン電極12からp+ボディ領域6を介してソース電極10に至るブレーク電流経路の一部となる。半導体基板においてp+不純物拡散埋込層15からp+ボディ領域6の下方までp不純物拡散埋込層16が延設され、ブレーク電流経路の一部となる。

請求項（抜粋）：

半導体基板における第1導電型の半導体層(3)の表層部に形成された第2導電型のチャネル領域(4)と、前記チャネル領域(4)の表層部に形成された第1導電型のソース領域(5)と、前記半導体基板において前記チャネル領域(4)の表層部から当該チャネル領域(4)よりも深く形成されたボディ領域(6)と、前記半導体層(3)の表面側において少なくとも前記チャネル領域(4)の一部領域に対しゲート絶縁膜(7)を介して配置されたゲート電極(8)と、前記半導体層(3)の表面側において前記ソース領域(5)およびボディ領域(6)と接するように配置されたソース電極(10)と、前記半導体層(3)の表面側において前記チャネル領域(4)とは離間する部位に当該半導体層(3)と接するように配置されたドレイン電極(12)と、前記ドレイン電極(12)の下方における前記半導体基板に形成され、前記ドレイン電極(12)からボディ領域(6)を介してソース電極(10)に至るブレーク電流経路の一部となる高濃度不純物拡散埋込層(15)と、前記半導体基板において前記高濃度不純物拡散埋込層(15)から前記ボディ領域(6)の下方まで延設され、前記ブレーク電流経路の一部となる低濃度不純物拡散埋込層(16)と、を備えたことを特徴とするパワーMOSトランジスタ。

IPC (5件)：

H01L 29/78 , H01L 21/8234 , H01L 27/08 331 , H01L 27/088 , H01L 29/786

FI (6件)：

H01L 27/08 331 E , H01L 29/78 301 W , H01L 29/78 301 D , H01L 29/78 301 K , H01L 29/78 618 F , H01L 27/08 102 A

Fターム (62件)：

5F048AA02 , 5F048AA05 , 5F048AC06 , 5F048AC10 , 5F048BA12 , 5F048BA16 , 5F048BB01 , 5F048BB02 , 5F048BC03 , 5F048BD05 , 5F048BE03 , 5F048BF16 , 5F048BG05 , 5F048CC06 , 5F110AA22 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110DD24 , 5F110EE09 , 5F110FF02 , 5F110GG02 , 5F110GG12 , 5F110GG36 , 5F110HJ06 , 5F110HL03 , 5F110HM04 , 5F110NN02 , 5F110NN22 , 5F110NN62 , 5F110NN65 , 5F110QQ17 , 5F140AA17 , 5F140AA38 , 5F140AB06 , 5F140AC21 , 5F140AC36 , 5F140BA01 , 5F140BA16 , 5F140BB12 , 5F140BB13 , 5F140BC06 , 5F140BC12 , 5F140BC19 , 5F140BD19 , 5F140BF01 , 5F140BF04 , 5F140BH02 , 5F140BH13 , 5F140BH30 , 5F140BH43 , 5F140BH47 , 5F140BJ01 , 5F140BJ05 , 5F140CB01 , 5F140CB08 , 5F140CB10 , 5F140CC07 , 5F140CD02 , 5F140DA06 , 5F140DA08

引用特許：

審査官引用 (7件)

高耐圧MIS電界効果トランジスタおよび半導体集積回路
公報種別：公開公報出願番号：特願平4-309920 出願人：富士電機株式会社
低濃度にドープされたドレインを有するラテラルMOS電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平4-140156 出願人：シリコニックス・インコーポレイテッド
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平6-117049 出願人：株式会社東芝

全件表示

前のページに戻る