特許
J-GLOBAL ID：200903043330220640

半導体装置のキャパシタ形成方法

発明者：
河 定▲旻▼

河 定▲旻▼ について

, 
朴 炳律

朴 炳律 について

, 
高 大弘

高 大弘 について

, 
李 想忍

李 想忍 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平8-188239
公開番号（公開出願番号）：特開平9-092801
出願日： 1996年06月27日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 半導体装置のキャパシタ形成方法を提供する。【解決手段】 半導体基板100上にコンタクトホールを有する絶縁膜101を形成した後、前記コンタクトホールを埋め立てる導電膜を形成する。前記導電膜をパタニングしてキャパシタのストレージノード102を形成した後、前記ストレージノード102上に高融点の金属化合物よりなるキャパシタの下部電極105を選択的に成長させる。前記下部電極105の形成された結果物上にキャパシタの誘電膜103と上部電極104を順に形成する。これにより、追加の写真工程無しにストレージノード102間の絶縁が自ずから行われる。
請求項（抜粋）：
半導体基板上にコンタクトホールを有する絶縁膜を形成する段階と、前記コンタクトホールを埋め立てる導電膜を形成する段階と、前記導電膜をパタニングしてキャパシタのストレージノードを形成する段階と、前記ストレージノード上に、高融点の金属化合物よりなるキャパシタの下部電極を選択的に成長させる段階と、前記下部電極の形成された結果物上にキャパシタの誘電膜と上部電極を順に形成する段階とを具備することを特徴とする半導体装置のキャパシタ形成方法。
IPC (4件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 621 Z
引用特許：
審査官引用 (21件)
  • 特開平4-290262
  • 半導体装置
    公報種別：公開公報   出願番号：特願平5-318939   出願人：日本電気株式会社
  • 特開平3-224223
全件表示

前のページに戻る

TOP

BOTTOM