特許
J-GLOBAL ID:200903043695418163

増幅回路

発明者:
出願人/特許権者:
代理人 (3件): 山川 政樹 ,  黒川 弘朗 ,  山川 茂樹
公報種別:公開公報
出願番号(国際出願番号):特願2008-088569
公開番号(公開出願番号):特開2009-246537
出願日: 2008年03月28日
公開日(公表日): 2009年10月22日
要約:
【課題】バースト信号内に同一符号連続区間が含まれている場合でも正確にバースト間区間を検出して、正確に自動オフセット補償を行う。【解決手段】リセット回路20に、パルス生成回路21とカウンタ22とを設け、カウンタ22で、増幅回路1の外部から供給されている所定周波数の基準クロック23Sを逐次カウントするとともに、そのカウント値がリセット回路20への入力信号、ここでは入力バースト信号Vinに含まれる最大同一符号連続区間長を越える所定値に達した時点でリセット信号20Sを出力し、パルス生成回路21で、リセット回路20への入力信号、ここでは入力バースト信号Vinに含まれる各パルスを検出して、カウンタ22のカウンタ値をリセットするためのカウンタリセット信号21Sをカウンタ22へ出力する。【選択図】 図1
請求項(抜粋):
入力された第1のバースト信号の直流オフセット電圧を補償して出力するフィードフォワード型のオフセット補償回路を含む増幅回路であって、 前記オフセット補償回路へ入力される前の第2のバースト信号からバースト間区間を検出し、前記オフセット補償回路で保持している直流オフセット電圧を初期化するためのリセット信号を出力するリセット回路を備え、 前記リセット回路は、基準クロックをカウントするとともに、そのカウント値が前記第2のバースト信号の最大同一符号連続区間長を越える規定値に達した時点で前記リセット信号を出力するカウンタと、前記第2のバースト信号に含まれる各パルスを検出して、前記カウンタのカウンタ値をリセットするためのカウンタリセット信号を前記カウンタへ出力するパルス生成回路とを含む ことを特徴とする増幅回路。
IPC (1件):
H03F 3/08
FI (1件):
H03F3/08
Fターム (9件):
5J500AA01 ,  5J500AA56 ,  5J500AC13 ,  5J500AF20 ,  5J500AK01 ,  5J500AK36 ,  5J500AM16 ,  5J500AS13 ,  5J500AT06
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る