特許
J-GLOBAL ID：200903043811330996
多角形半導体リングレーザの作製方法
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-145107
公開番号（公開出願番号）：特開2002-344080
出願日： 2001年05月15日
公開日（公表日）： 2002年11月29日
要約：
【要約】【課題】 簡便に低電流しきい値で高信頼性の半導体リングレーザを作製する。【解決手段】 (a)において、n型GaAs基板上に、n型AlGaAsクラッド層11、活性層領域12、AlAs電流狭窄層13と、p型AlGaAsクラッド層14を成長させ、その上に第一のレジスト1を光導波路の形状にパターニングする。(b)において、p型AlGaAsクラッド層14を全てドライエッチングする。この際AlAs電流狭窄層13をエッチングストップ層として利用している。(c)において、多角形半導体リングレーザのコーナーミラーとなる部分が露出するように、第二のレジスト2をパターニングする。(d)において、第一のレジスト1と第二のレジスト2とをマスクにして、コーナーミラー部でのみ活性層領域12とn型AlGaAsクラッド層11が露出させる。(e)において、AlAs電流狭窄層13を水蒸気中にて選択的に酸化する。
請求項（抜粋）：
半導体基板上に少なくとも順にn型クラッド、活性層領域、選択的に酸化できる層、p型クラッドからなる半導体レーザの機能層が成長されているものに第一のレジストを多角形光導波路の形にパターニングする工程と、前記第一のレジストをマスクにし、選択的に酸化できる層をエッチングストップ層にしてp型クラッドをドライエッチングする工程と、前記多角形光導波路のうち反射ミラーとなる面のみが露出するような形状に第二のレジストをパターニングする工程と、前記第二のレジストをマスクにして、半導体基板にドライエッチングを追加し反射ミラーを形成する工程と、前記選択的に酸化できる層を酸化して電流狭窄層を形成する工程とからなることを特徴とする多角形半導体リングレーザの作製方法。
IPC (2件)：
FI (2件)：
Fターム (12件)：
2F105BB04
, 2F105BB20
, 2F105DD07
, 5F073AA13
, 5F073AA66
, 5F073AA74
, 5F073BA09
, 5F073CA04
, 5F073CB22
, 5F073DA05
, 5F073DA25
, 5F073EA23
