特許
J-GLOBAL ID：200903043965702691

半導体集積回路装置およびその製造方法

発明者：
三谷 真一郎

三谷 真一郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-128664
公開番号（公開出願番号）：特開2002-324843
出願日： 2001年04月26日
公開日（公表日）： 2002年11月08日
要約：
【要約】【課題】 過渡応答が良いノイズ低減対策用のキャパシタを歩留まり良く形成する。【解決手段】 電源電位(VDD)が印加される配線Maおよび接地電位(GND)が印加される配線Mb上に窒化シリコン膜を堆積することによりキャパシタ絶縁膜CZを形成し、このキャパシタ絶縁膜CZ上にタングステン膜を堆積し、エッチングすることによりフローティング電極FEを形成する。このフローティング電極FEは、配線MaおよびMb上に、分割された状態で延在している。この配線Ma、Mb、キャパシタ絶縁膜CZおよびフローティング電極FEからなるキャパシタCa1とCa2により電源ノイズを低減することができる。また、フローティング電極FEを分割したので、歩留まりの向上を図ることができる。
請求項（抜粋）：
半導体基板の上部に形成された電源配線および接地配線を有する半導体集積回路装置であって、前記電源配線および接地配線上に形成された絶縁膜と、前記電源配線および接地配線上に前記絶縁膜を介して延在するよう形成された導電性膜であって、前記電源配線および接地配線と電気的に接続しない導電性膜と、を有し、前記電源配線、接地配線、導電性膜および絶縁膜とで容量素子を構成したことを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/822 ,  H01L 21/8244 ,  H01L 27/04 ,  H01L 27/11
FI (3件)：
H01L 27/04 C ,  H01L 27/10 381 ,  H01L 27/04 D
Fターム (27件)：
5F038AC02 ,  5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038BE07 ,  5F038BH19 ,  5F038CA10 ,  5F038CD02 ,  5F038CD03 ,  5F038CD18 ,  5F038CD20 ,  5F038DF05 ,  5F038EZ11 ,  5F038EZ20 ,  5F083BS05 ,  5F083GA12 ,  5F083GA18 ,  5F083JA06 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA18 ,  5F083MA19 ,  5F083NA08 ,  5F083PR40
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM