特許
J-GLOBAL ID:200903044066181548

半導体集積回路及び半導体集積回路の製造方法及び半導体ウェハーの電気的特性検査方法

発明者:
出願人/特許権者:
代理人 (1件): 宮越 典明
公報種別:公開公報
出願番号(国際出願番号):特願平11-355448
公開番号(公開出願番号):特開2001-174514
出願日: 1999年12月15日
公開日(公表日): 2001年06月29日
要約:
【要約】【課題】 フリップチップ接続構造を取る多ピンLSIにて、電極パッド下にダメージを与えないように先端を平坦加工したプローブによる電気的特性検査において、表面金属の凹凸化処理を行うことにより定低接触抵抗を可能とした電極パッドの構造を提供する。【解決手段】 電極パッド表面の凹凸化を行い、プロービング時に凸部の押し潰し破壊により金属表面酸化膜を破ることにより低接触抵抗を確保する。
請求項(抜粋):
半導体ウェハーの電気的特性検査を行う為にLSIチップ上に形成された電極パッドを備えた半導体集積回路において、該電極パッドの表面に凹凸を形成した、ことを特徴とする半導体集積回路。
IPC (2件):
G01R 31/28 ,  H01L 21/66
FI (2件):
H01L 21/66 E ,  G01R 31/28 U
Fターム (11件):
2G032AA00 ,  2G032AK01 ,  2G032AL03 ,  4M106AA01 ,  4M106AA11 ,  4M106AD08 ,  4M106AD09 ,  4M106AD10 ,  4M106BA01 ,  4M106CA01 ,  4M106CA10
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る