特許
J-GLOBAL ID：200903044595880710

半導体記憶装置及びそのリフレッシュ制御方法

発明者：
利穂 吉郎

利穂 吉郎 について

, 
伊藤 豊

伊藤 豊 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2004-024033
公開番号（公開出願番号）：特開2005-216429
出願日： 2004年01月30日
公開日（公表日）： 2005年08月11日
要約：
【課題】 待機時の電源電流を低減して低消費電力化を図るともにチップ面積の増大を抑止するダイナミック型の半導体記憶装置の提供。【解決手段】 ノーマル動作時にアクセスされたロウアドレスに対応するワード線をRAM101に記憶しておき、セルフリフレッシュへのエントリ時、ノーマル動作期間中にアクセスされたロウアドレスに対応するワード線に接続するメモリセルのデータを読み出しデータに対する検査ビットを符号器115で付加して検査ビット領域に書き込み、電源投入後の最初のセルフリフレッシュエントリの初期化処理として、ワード線単位でメモリセルのデータ保持時間の検査を行い、該検査結果に基づきワード線のリフレッシュ周期の設定値を決定し該設定値をRAM101に書き込むことでワード線毎のリフレッシュ周期の設定が行われ、リフレッシュ動作による誤り検出時、誤り訂正回路で誤りを訂正する。【選択図】 図2
請求項（抜粋）：
複数本のビット線と複数本のワード線の交差部に、データ保持のためにリフレッシュを必要とするメモリセルを複数個アレイ状に備えてなるメモリアレイと、 予め定められた複数のリフレッシュ周期のうち前記各ワード線に対応したリフレッシュ周期の設定値をそれぞれ記憶する記憶回路と、 電源投入後の予め定められた所定のセルフリフレッシュ・モードのエントリに際して、前記ワード線単位にメモリセルのデータ保持時間の検査を行い、前記検査結果に基づき、前記ワード線毎のリフレッシュ周期の設定値を決定して前記記憶回路に記録する制御を行う回路と、 を備えている、ことを特徴とする半導体記憶装置。
IPC (3件)：
G11C11/406 ,  G11C11/401 ,  G11C11/403
FI (5件)：
G11C11/34 363L ,  G11C11/34 363K ,  G11C11/34 363M ,  G11C11/34 363Z ,  G11C11/34 371C
Fターム (17件)：
5M024AA04 ,  5M024BB22 ,  5M024BB27 ,  5M024BB39 ,  5M024CC18 ,  5M024CC39 ,  5M024CC40 ,  5M024EE05 ,  5M024EE09 ,  5M024EE22 ,  5M024EE24 ,  5M024EE25 ,  5M024MM06 ,  5M024MM09 ,  5M024PP01 ,  5M024PP03 ,  5M024PP07
引用特許：
出願人引用 (2件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM