特許
J-GLOBAL ID：200903045320614936

半導体装置およびその製造方法

発明者：
若林 猛

若林 猛 について

, 
三原 一郎

三原 一郎 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 長南 満輝男
公報種別：公開公報
出願番号（国際出願番号）：特願2005-043739
公開番号（公開出願番号）：特開2006-229113
出願日： 2005年02月21日
公開日（公表日）： 2006年08月31日
要約：
【課題】 下面を研削されたシリコン基板の下面および側面にクラックが発生しにくいようにする。【解決手段】 シリコン基板1の下面側を適宜に研削し、次いで第1のダイシングストリート21に沿って、シリコン基板1の下面側から封止膜10の途中までハーフカットし、溝12を形成する。この場合、シリコン基板1の下面および周側面に微細で鋭角な凸凹(シリコンの結晶破壊層)が形成される。次に、ウェットエッチングにより、シリコン基板1の下面および周側面を段差1〜5μmの粗面仕上げとする。次に、溝12内を含むシリコン基板1の下面にエポキシ系樹脂などからなる保護膜13を形成する。この場合、シリコン基板1の下面および周側面は段差1〜5μmの粗面となっているので、この粗面は保護膜13によって確実に覆われ、シリコン基板の下面および側面にクラックが発生しにくいようにすることができる。【選択図】 図12
請求項（抜粋）：
裏面および側面に粗面を有する半導体基板と、前記半導体基板の裏面および側面に設けられた保護膜とを有することを特徴とする半導体装置。
IPC (3件)：
H01L 23/12 ,  H01L 23/52 ,  H01L 21/320
FI (2件)：
H01L23/12 501C ,  H01L21/88 T
Fターム (23件)：
5F033HH07 ,  5F033HH11 ,  5F033HH18 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033MM05 ,  5F033NN06 ,  5F033NN19 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ46 ,  5F033RR04 ,  5F033RR21 ,  5F033RR22 ,  5F033SS21 ,  5F033TT06 ,  5F033VV07 ,  5F033WW01 ,  5F033XX17
引用特許：
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM