特許
J-GLOBAL ID：200903025313050856

半導体装置の製造方法

発明者：
久島 好正

久島 好正 について

, 
山口 忠士

山口 忠士 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-006779
公開番号（公開出願番号）：特開2006-196701
出願日： 2005年01月13日
公開日（公表日）： 2006年07月27日
要約：
【課題】工程数を極力増加させずに分割時のチッピング及び半導体装置完成後のチッピングが生ずる可能性を低減することができる、CSP型の半導体装置の製造方法を提供する。【解決手段】表面に複数のチップ領域とチップ領域間の境界領域とを有する半導体ウエハ1のチップ領域上に突起電極7を形成する工程と、半導体ウエハ表面と突起電極とを覆うように表面側保護部材9を形成する工程と、境界領域に対応する半導体ウエハを除去し、表面側保護部材を露出させる溝部11を形成する工程と、溝部を充填しかつ半導体ウエハの裏面を被覆する裏面側保護部材13を形成する工程と、表面側保護部材と溝部に充填された裏面側保護部材とが切断面に残るように、溝部の幅よりも細い幅で半導体ウエハを境界領域10で分割する工程と、を具備することを特徴とする半導体装置の製造方法。【選択図】図2
請求項（抜粋）：
表面に複数のチップ領域と前記チップ領域間の境界領域とを有する半導体ウエハの前記チップ領域上に突起電極を形成する工程と、 前記半導体ウエハ表面と前記突起電極とを覆うように表面側保護部材を形成する工程と、 前記境界領域に対応する前記半導体ウエハを除去し、前記表面側保護部材を露出させる溝部を形成する工程と、 前記溝部を充填しかつ前記半導体ウエハの裏面を被覆する裏面側保護部材を形成する工程と、 前記表面側保護部材と前記溝部に充填された前記裏面側保護部材とが切断面に残るように、前記溝部の幅よりも細い幅で前記半導体ウエハを前記境界領域で分割する工程と、 を具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/56 ,  H01L 23/12
FI (2件)：
H01L21/56 R ,  H01L23/12 501P
Fターム (4件)：
5F061AA01 ,  5F061CA03 ,  5F061CA04 ,  5F061CA10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM