特許

J-GLOBAL ID：200903046040959659

半導体集積回路装置およびその製造方法

発明者： 大塚 文雄 ,  一瀬 勝彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-246505
公開番号（公開出願番号）：特開2002-064154
出願日： 2000年08月15日
公開日（公表日）： 2002年02月28日
要約：

【要約】【課題】 半導体集積回路装置、例えばSRAMの面積の縮小化を図り、SRAMを構成するMISFETの閾値電圧Vthのばらつきを抑える技術を提供する。【解決手段】 斜めイオン注入法によりSRAMを構成するpチャネル型MISFET形成領域(n型ウエル4)にポケットイオン領域PKn1、PKn2を形成する際に、nチャネル型MISFET形成領域(p型ウエル3)上に形成されるレジスト膜Rn1、Rn2の端部PRn1、PRn2から、前記レジスト膜の膜厚Hおよびイオン注入角度θとのtanの積である距離S1、S2以内にpチャネル型MISFET形成領域を配置し、斜めイオン注入を行う。その結果、4方向から注入される不純物のうち一方向((3)もしくは(4))からの不純物が注入されないため、ポケットイオン領域PKn2の不純物濃度のばらつきを抑え、上記課題を解決することができる。

請求項（抜粋）：

メモリセル形成領域に形成されたメモリセル用nチャネル型MISFETおよびpチャネル型MISFETと、周辺回路形成領域に形成された周辺回路用nチャネル型MISFETおよびpチャネル型MISFETとを有する半導体集積回路装置であって、前記メモリセル用nチャネル型MISFETおよびpチャネル型MISFETと周辺回路用nチャネル型MISFETおよびpチャネル型MISFETとは、(a)半導体基板中に形成されたソースおよびドレインと、前記ソースとドレインとの間の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ソースもしくはドレインからゲート電極下まで延在し、前記ソースおよびドレインとは逆導電型の不純物を有する第1のポケットイオン領域と、前記第1のポケットイオン領域下部に形成され、前記ソースおよびドレインとは逆導電型の不純物を有する第2のポケットイオン領域とを有し、(b)前記メモリセル用nチャネル型MISFETおよびpチャネル型MISFETの第2のポケットイオン領域は、それぞれ周辺回路用nチャネル型MISFETおよびpチャネル型MISFETの第2のポケットイオン領域より不純物濃度が低いことを特徴とする半導体集積回路装置。

IPC (7件)：

H01L 21/8244 ,  H01L 27/11 ,  H01L 21/265 604 ,  H01L 21/768 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/10 481

FI (6件)：

H01L 21/265 604 V ,  H01L 27/10 481 ,  H01L 27/10 381 ,  H01L 21/90 A ,  H01L 21/90 C ,  H01L 27/08 102 H

Fターム (88件)：

5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ25 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK33 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033SS11 ,  5F033TT02 ,  5F033VV16 ,  5F033WW00 ,  5F048AA01 ,  5F048AB01 ,  5F048AC03 ,  5F048BB04 ,  5F048BB05 ,  5F048BB09 ,  5F048BB13 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF06 ,  5F048BG14 ,  5F048BH03 ,  5F048DA23 ,  5F048DA27 ,  5F083AD00 ,  5F083BS02 ,  5F083BS05 ,  5F083BS14 ,  5F083BS17 ,  5F083BS26 ,  5F083BS27 ,  5F083BS46 ,  5F083GA09 ,  5F083JA39 ,  5F083JA40 ,  5F083KA17 ,  5F083KA20 ,  5F083LA01 ,  5F083LA03 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083PR06 ,  5F083PR33 ,  5F083PR37 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR46 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083PR56 ,  5F083ZA04 ,  5F083ZA14

引用特許：

出願人引用 (5件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-080827   出願人：株式会社東芝
• SRAMメモリセルの形成方法
  公報種別：公開公報   出願番号：特願平6-040230   出願人：ソニー株式会社
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-328127   出願人：三菱電機株式会社
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願平10-250865   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-251672   出願人：株式会社日立製作所