特許
J-GLOBAL ID：200903046088391034
半導体装置の製造方法
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-251308
公開番号（公開出願番号）：特開2000-156475
出願日： 1998年09月04日
公開日（公表日）： 2000年06月06日
要約：
【要約】【課題】 キャパシタ下部電極に適用する多結晶シリコン膜の膜厚を、粒状シリコンの部分を含めて制御する。【解決手段】 シリコン酸化膜50に形成された溝52の内面に沿うように第1の非晶質シリコン膜を形成し、大気暴露により第1の非晶質シリコン膜の表面に自然酸化膜を形成し、更に第2の非晶質シリコン膜を堆積する。その後シリコン酸化膜50上面の第1および第2の非晶質シリコン膜をエッチバックして除去し、第2の非晶質シリコン膜の表面にシリコン核づけおよび粒成長促進のための熱処理を施して、第2の非晶質シリコン膜から粒状シリコン結晶57を粒成長させる。さらに熱処理を行って第1の非晶質シリコン膜を結晶化し多結晶シリコン膜58とする。これによりDRAMの情報蓄積用容量素子の下部電極59を多結晶シリコン膜58および粒状シリコン結晶57とから構成する。
請求項（抜粋）：
半導体からなる基板または半導体層をその表面に有する基板と、前記基板の主面に形成されたMISFETと、前記MISFETのソースまたはドレインとして機能する半導体領域に電気的に接続された第1電極、前記第1電極に対向して形成された第2電極および前記第1、第2電極の間に挟まれた容量絶縁膜で構成される情報蓄積用容量素子とを有する半導体装置であって、前記第1電極は、第1多結晶シリコン膜と、前記第1多結晶シリコン膜の表面に形成された粒状シリコン、または、表面に粒状体を有し前記第1多結晶シリコン膜の表面に形成された第2多結晶シリコン膜とを有し、前記第1多結晶シリコン膜と前記粒状シリコンまたは第2多結晶シリコン膜との界面には、シリコン原子の移動を阻害するシリコン原子移動阻害物、または、非晶質シリコン膜の堆積の際の結晶化を阻害する結晶化阻害物を有することを特徴とする半導体装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
5F083AD24
, 5F083AD48
, 5F083AD62
, 5F083JA19
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083KA14
, 5F083MA02
, 5F083MA06
, 5F083MA17
, 5F083NA01
, 5F083PR03
, 5F083PR12
, 5F083PR21
, 5F083PR36
, 5F083PR39
, 5F083PR40
