特許
J-GLOBAL ID:200903046261012044

パッキング密度の高い電子放出デバイスの構造及び製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大島 陽一 (外1名)
公報種別:公表公報
出願番号(国際出願番号):特願平7-508713
公開番号(公開出願番号):特表平9-504900
出願日: 1994年09月08日
公開日(公表日): 1997年05月13日
要約:
【要約】フラットパネル型ディスプレイに適する面積方向配列型電子エミッタにおける電子放出性素子が、高いパッキング密度で製造される。電子放出性素子にはさまざまな形状、例えば、フィラメント型(30A、30B、30/88D1)、コーン型(1181、142D)、及びコーントップペデスタル型(92/1021)のものがある。エミッタは、構造の支持をなす基板(20)を有するのが一般的である。平行な複数のラインをなす形状にパターニングされた下側非絶縁性領域(22)が、基板である絶縁性材料の上に形成される。電子放出性フィラメント(30A、30B、30/88D1)は、下側非絶縁性領域の上に設けられた絶縁性層(24)の中に延びる孔(281)の中に形成される。典型的には、パターニングされた非絶縁性ゲート層(34B、40B、46B)が絶縁性層の上に設けられて、ゲート制御式デバイスを形成する。好ましくは、荷電粒子トラック(261、40A1/50B1)を用いて電子放出機構の位置を画定する。荷電粒子トラックを用いることによって、電子放出機構を極めて小さなものとし、互いの間隔を近接させて配置することが可能となる。
請求項(抜粋):
基板の電気的絶縁性材料の上に配置された概ね平行な一群のラインを含むパターニングされた下側電気的非絶縁性領域の上に電気的に絶縁性の層が形成され、複数の孔が前記絶縁性層を貫通して前記非絶縁性領域まで延在する構造を生成する過程と、 電気的に非絶縁性のフィラメント材料を前記孔の中に導入して、それらの中に対応する電子放出性フィラメントを形成し、かつ各フィラメントの下端が前記非絶縁性領域に接するようにする過程とを含むことを特徴とする方法。
IPC (3件):
H01J 9/02 ,  H01J 1/30 ,  H01J 31/12
FI (3件):
H01J 9/02 B ,  H01J 1/30 B ,  H01J 31/12 C
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る