特許

J-GLOBAL ID：200903046721660201

半導体装置

発明者： 宮野 一郎 ,  川口 郁夫 ,  松本 邦夫 ,  佐伯 準一 ,  吉田 亨 ,  諌田 尚哉 ,  吉田 勇 ,  河合 通文 ,  山倉 英雄 ,  角田 重晴 ,  折橋 律郎 ,  増田 正親 ,  河合 末男
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-204852
公開番号（公開出願番号）：特開平8-070079
出願日： 1994年08月30日
公開日（公表日）： 1996年03月12日
要約：

【要約】 (修正有)【目的】高信頼性、低コスト、実装時のリペアも可能な極薄半導体装置で、これを複数個を用いて積層構造とし、同体積で高機能な半導体モジュールを提供する。【構成】極薄リードフレーム1とLSIチップ2を直接接続し、低粘度型エポキシレジン4によりLSIチップの裏面を露出させて薄型モールドする。この裏面部分に研削加工を施すことで半導体装置全体をさらに薄くする。リードフレームの一部は補強部3や放熱部、有害光線からの遮光部、または基板搭載時の位置合わせ基準とする。以上の極薄半導体装置を積層配置で接続し、積層型半導体モジュールとし、より高機能化したカード型モジュールである。

請求項（抜粋）：

金属製リードフレームとLSIチップ上の電極を直接冶金学的に接続してなる半導体装置において、全体を均一に薄型化したリードフレームを用い、これらの外周をレジンモールドしたことを特徴とする半導体装置。

IPC (10件)：

H01L 23/50 ,  B42D 15/10 521 ,  H01L 21/304 321 ,  H01L 21/56 ,  H01L 23/02 ,  H01L 23/04 ,  H01L 23/28 ,  H01L 25/10 ,  H01L 25/11 ,  H01L 25/18

引用特許：

審査官引用 (7件)

• 特開平1-128895
  
• 特公平5-014427
  
• 積層半導体装置ならびにその製造方法
  公報種別：公開公報   出願番号：特願平5-060268   出願人：日立マクセル株式会社
• 特開昭63-147352
  
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-086460   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社, 株式会社日立マイコンシステム, 日立東部セミコンダクタ株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-336032   出願人：三菱電機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-021364   出願人：日立建機株式会社