特許
J-GLOBAL ID:200903047005959600
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
渡辺 望稔 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-003328
公開番号(公開出願番号):特開2001-196355
出願日: 2000年01月12日
公開日(公表日): 2001年07月19日
要約:
【要約】【課題】半導体基板上に有機材料膜を有する半導体装置において、良好な側壁保護効果、対下地選択性の向上並びにエッチングレートの向上を達成し、パターン寸法にパターン密度依存がない半導体装置のゲート電極形成方法、有機材料膜エッチング方法、並びにパターン依存性のないレジストマスクパターンの寸法調整方法の提供。【解決手段】半導体基板上に少なくとも有機材料膜を有する半導体装置をエッチングしてゲート電極を形成し、又は有機材料膜をエッチングするにあたり、若しくはレジストマスクパターンの寸法を調整するにあたり、酸素含有ガスと塩素含有ガスと臭素含有ガスとを含むエッチングガス雰囲気を用いて、この有機材料膜をエッチングする工程を含むことにより、上記課題を解決する。
請求項(抜粋):
半導体装置のゲート電極を形成する方法であって、有機材料膜と導電材料膜と絶縁膜とが積層された半導体基板上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして、酸素含有ガスと塩素含有ガスと臭素含有ガスとを含むエッチングガス雰囲気を用いて前記有機材料膜をエッチングすることにより、前記レジストパターンの寸法を縮小すると共に縮小された前記レジストパターンの寸法に対応する寸法を有する前記有機材料膜のパターンを形成する工程と、縮小された寸法を有する前記レジストパターンと前記有機材料膜のパターンとをマスクにして前記導電材料膜をエッチングし、縮小された寸法を有する前記レジストパターンの寸法によって決定される寸法を有する前記導電材料膜のパターンを形成する工程とを含むことを特徴とするゲート電極の形成方法。
IPC (3件):
H01L 21/3065
, H01L 29/417
, H01L 29/78
FI (3件):
H01L 21/302 J
, H01L 29/50 U
, H01L 29/78 301 G
Fターム (29件):
4M104BB01
, 4M104BB18
, 4M104BB25
, 4M104BB28
, 4M104BB30
, 4M104BB33
, 4M104CC05
, 4M104DD65
, 4M104DD67
, 4M104GG08
, 4M104GG14
, 4M104HH14
, 5F004AA01
, 5F004BA15
, 5F004BB14
, 5F004BB18
, 5F004BB25
, 5F004BB26
, 5F004CA04
, 5F004CB02
, 5F004DA00
, 5F004DA04
, 5F004DA26
, 5F004DB00
, 5F004EA22
, 5F004EB02
, 5F040EC04
, 5F040FC21
, 5F040FC22
引用特許:
前のページに戻る