特許
J-GLOBAL ID：200903047077004337
縦形MOSトランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
松下 義治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-099926
公開番号（公開出願番号）：特開2004-311547
出願日： 2003年04月03日
公開日（公表日）： 2004年11月04日
要約：
【課題】小型・高駆動能力で、高信頼性・低コスト・高歩留まりを実現する縦形MOSトランジスタ及びその製造方法を提供する。【解決手段】トレンチの途中までを多結晶シリコンゲート電極で埋め込み、その上に中間絶縁膜を埋め込み平坦化する。この中間絶縁膜をエッチバックし、露出した半導体基板に金属を堆積することで、コンタクトホール形成工程を介さずに作成できる。アライメントずれ等のレイアウトマージンが必要ないため省面積化が可能。また金属が完全平坦化するので高信頼性である。【選択図】 図1
請求項（抜粋）：
第1の導電型の半導体基板主表面のトレンチ形成予定領域から異方性エッチングを行い、トレンチを形成する工程と、
前記第1の導電型の半導体基板主表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する工程と、
前記半導体基板上の前記多結晶シリコンを除去し、同時に前記トレンチ内の多結晶シリコンを前記半導体基板主表面上から所定の深さまで除去するように多結晶シリコンをエッチングし、前記トレンチ内にゲートを形成する工程と、
前記第1の導電型の半導体基板主表面から、第2の導電型のボディ領域を第2導電型の不純物の注入及び熱拡散で形成する工程と、
前記半導体基板主表面から第1の導電型のソース領域を第1導電型の不純物の注入により形成する工程と、
前記半導体基板主表面から第2の導電型のボディコンタクト領域を第2導電型の不純物の注入により形成する工程と、
前記半導体基板主表面及び前記ゲート電極上に中間絶縁膜を堆積する工程と、
前記半導体基板主表面上の中間絶縁膜を、前記半導体主表面の前記ソース領域及び前記ボディコンタクト領域を全て露出するようにエッチバックする工程と、
前記半導体主表面上にソース金属電極を形成する工程とを、行うことを特徴とする縦形MOSトランジスタの製造方法。
IPC (2件)：
FI (4件)：
H01L29/78 653C
, H01L29/78 658G
, H01L29/78 658A
, H01L29/78 658B
